电子元件模块、集成电路封装元件及其导线架制造技术

本发明专利技术公开一种电子元件模块、集成电路封装元件及其导线架，电子元件模块，其中具有集成电路封装元件及电路板，集成电路封装元件由导线架上设置芯片并封装后所构成，集成电路封装元件具有中央的芯片承座及周围的接脚接垫，芯片承座的底面设有一凹槽，电路板通过焊锡与集成电路封装元件相结合固定，藉由凹槽提供焊锡额外的容置空间，则使得周围的接脚接垫为焊锡工艺中的承力点，而可由接脚接垫处来决定整体焊锡厚度，且凹槽亦提供额外的容置空间给焊锡工艺中所产生的气泡，以维持整体焊锡厚度一致，进而提升电路板与集成电路封装元件间的结合强度。

Electronic component module, integrated circuit packaging element and lead frame thereof

The invention discloses an electronic component module, integrated circuit package and lead frame, electronic component module, which has integrated circuit package components and circuit board of integrated circuit packaging components from the lead frame arranged on the chip and package, integrated circuit package element has a central chip seat and around the pin pads the chip seat, the bottom surface is provided with a groove, the circuit board by soldering and the integrated circuit package components are combined and fixed by the groove, provide additional solder containing space, which is around the pin pads for solder bearing point in the process, and the pin pads to determine the overall thickness of the solder. And the groove also provides containing space to the soldering process generated by the bubble additional, to keep the whole solder thickness, and thus enhance the circuit board and integrated circuit package between elements Bonding strength.

【技术实现步骤摘要】

本专利技术涉及一种电子元件模块、集成电路封装元件及其导线架，尤其与导线架的
相关。
技术介绍
请参阅图10及图11所示，现有技术的集成电路封装元件40具有设于封装体41底面的芯片承座42及接脚接垫43，接脚接垫43设于芯片承座42的四周，接脚接垫43与芯片承座42的底面位于同一平面上。请参阅图12及图13所示，现有技术的集成电路封装元件40通过焊锡50与电路板60相固定且形成电连接，然而，就现有技术的结构而言，焊锡过程中将容易产生以下问题：1.如图12所示，焊锡工艺中若锡膏分布不均匀，则容易导致两边高度不一致，形成所谓「翘翘板效应」，而使得两侧接脚接垫43与焊锡50接触的面积不均匀，故使得集成电路封装元件40与电路板60之间的连接效果不佳。2.如图13所示，由于锡膏中的助焊剂容易挥发而产生气泡51，因气泡51具有一定体积，故会占据固定空间，而使得集成电路封装元件40产生气泡51的一侧相对于电路板60的高度会垫高，进而产生前述「翘翘板效应」。
技术实现思路
有鉴于此，本专利技术针对集成电路封装元件于结合电路板时，所产生的气泡及焊锡分布不均的问题加以改进。为达到上述的专利技术目的，本专利技术提供一种集成电路封装元件的导线架，其具有一芯片承座及多个接脚接垫，所述接脚接垫呈间隔设置并排列于该芯片承座的至少两相对周缘，该芯片承座的底面设有一凹槽。进一步而言，本专利技术提供一种集成电路封装元件，包括：一封装体；一芯片承座，设于该封装体的底面中，该芯片承座的底面设有至少一凹槽；多个接脚接垫，设于该封装体的底面的至少二相对周缘，且呈间隔设置，各接脚接垫的底面露出于该封装体外。再进一步而言，本专利技术创作一种电子元件模块，包括：一电路板，其一表面上具有至少一焊垫组，各焊垫组包含有一中心焊垫及多个接脚焊垫，所述接脚焊垫呈间隔设置并排列于该中心焊垫的至少两相对周缘；至少一前述的集成电路封装单元，其设于该电路板上，且各集成电路封装元件对应于其中一焊垫组，该芯片承座对应于该焊垫组的中心焊垫，各接脚接垫对应于该焊垫组的其中一接脚焊垫，该芯片承座设于该封装体的底面中，相对应的接脚接垫与接脚焊垫之间涂布有第一焊锡，相对应的芯片承座与中心焊垫之间涂布有第二焊锡，所述第二焊锡容置于该芯片承座的凹槽中。本专利技术的优点在于，藉由芯片承座底面的凹槽的设置，则在焊锡工艺中，凹槽提供了额外的空间来容纳锡膏，故集成电路封装单元与电路板的结合面之间，以均为平面的接脚焊垫与接脚接垫之间来构成焊锡时的承力点，则可有效平均芯片承座周围的承力以维持两侧高度相同，而能维持接脚接垫与焊锡间的接触面积，以避免连接效果不佳。再者，芯片承座底面的凹槽提供了气泡容纳的空间，故焊锡工艺中所产生的气泡将不影响整体焊锡的高度，进而使得整体焊锡高度均匀。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为本专利技术的集成电路封装元件的第一实施例的底视图；图2为本专利技术的集成电路封装元件的第一实施例的侧视剖视图；图3为本专利技术的集成电路封装元件的第二实施例的底视图；图4为本专利技术的集成电路封装元件的第三实施例的底视图；图5为本专利技术的集成电路封装元件的第四实施例的底视图；图6为本专利技术的集成电路封装元件的第五实施例的底视图；图7为本专利技术的电子元件模块的元件分解的侧视剖视图；图8为本专利技术的电子元件模块的侧视剖视图；图9为本专利技术的电子元件模块的另一实施状态的侧视剖视图；图10为现有技术的集成电路封装元件的底视图；图11为现有技术的集成电路封装元件的侧视剖视图；图12为现有技术的电子元件模块的一实施状态的侧视剖视图；图13为现有技术的电子元件模块的另一实施状态的侧视剖视图。其中，附图标记10集成电路封装元件11封装体12芯片承座121凹槽13接脚接垫20电路板21中心焊垫22接脚焊垫30焊锡31气泡40集成电路封装元件41封装体42芯片承座43接脚接垫50焊锡51气泡60电路板具体实施方式以下配合附图及本专利技术的实施例，进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段。请参阅图1及图2所示，本专利技术的集成电路封装元件10由导线架上设置芯片并封装后所构成，集成电路封装元件10包含有一封装体11、一芯片承座12及多个接脚接垫13。前述的芯片承座12设于该封装体11的底面，该芯片承座12的底面露出于该封装体11外，且该芯片承座12的底面设有至少一凹槽121。在所属
中，常见的导线架的厚度为150μm至250μm，凹槽121的深度不大于导线架的厚度，意即凹槽121的深度小于150μm，凹槽121的深度将与锡膏量有关，在一实施例中，凹槽121的深度为20μm至150μm，在另一实施例中，凹槽121的深度为20μm至50μm。该芯片承座12可具有单一凹槽121(如图1所示)，或如图3至5所示具有多个凹槽121，所述多个凹槽121可呈对称排列或矩阵排列。于图3所示的实施例中，凹槽121呈2*2矩阵排列；于图4所示的实施例中，凹槽121呈3*3矩阵排列；于图5所示的实施例中，凹槽121呈3*2矩阵排列。前述的凹槽121排列方式仅为例示，并非用以限制本专利技术的保护范围。前述的接脚接垫13设于该封装体11的底面的周缘处，所述接脚接垫13呈间隔设置并排列于该芯片承座12的周缘，在一实施例中(如图1所示)，接脚接垫13设于该封装体11的四边周缘；在另一实施例中(如图6所示)，接脚接垫13设于该封装体11的二相对侧周缘。请参阅图7所示，本专利技术的电子元件模块包含有至少一前述的集成电路封装元件10及一电路板20，该集成电路封装元件10设于该电路板20的顶面上。前述的电路板20的顶面上具有至少一焊垫组，一焊垫组对应一集成电路封装元件10，各焊垫组包含有一中心焊垫21及多个接脚焊垫22，该中心焊垫21对应于该芯片承座12，各接脚焊垫22对应于前述集成电路封装元件10的其中一接脚接垫13。请参阅图8所示，该集成电路封装元件10与该电路板20通过焊锡工艺加以结合，其中相对应的接脚接垫13与接脚焊垫22之间、以及相对应的芯片承座12以及中心焊垫21之间，均涂布有焊锡30，且芯片承座12与中心焊垫21之间的焊锡30容置于芯片承座12的凹槽121中。基于前述的结构，本专利技术的优点在于：在焊锡工艺中，即便位于芯片承座12以及中心焊垫21之间的焊锡30产生分布不均的问题，由于凹槽121提供填充焊锡30额外的空间，故能让接脚接垫13与接脚焊垫22之间的焊锡30作为支承点，使得芯片承座12的周围相对于电路板20的高度维持一致，进而避免一侧高于其余侧的现象，故使得各侧的焊锡30与接脚接垫13、接脚焊垫22的接触面积均达到足够维持稳定结合的面积大小，以提高工艺良率。请参阅图9所示，纵然于焊锡工艺中产生气泡31，由于凹槽121的设置，而使得气泡31可躲入凹槽121所形成的额外空间之中，故不对整体焊锡30厚度造成影响，因此同样达到维持芯片承座12的周围高度一致的功效，进而使得各侧的焊锡30与接脚接垫13、接脚焊垫22的接触面积均达到足够维持稳定结合的面积大小，同时使得整体焊锡30的表面更为平整，以提高工艺良率。凹槽121的内壁面提供了额外的接触表面，故焊锡30与芯片承座12之间的接触面积增加，进而提升集本文档来自技高网...

【技术保护点】
一种电子元件模块，其特征在于，包括：一电路板，其一表面上具有至少一焊垫组，各焊垫组包含有一中心焊垫及多个接脚焊垫，所述接脚焊垫呈间隔设置并排列于该中心焊垫的至少两相对周缘；至少一集成电路封装元件，其设于该电路板上，且各集成电路封装元件对应于其中一焊垫组，各集成电路封装元件具有一芯片承座、多个接脚接垫、及一封装体，该芯片承座对应于该焊垫组的中心焊垫，各接脚接垫对应于该焊垫组的其中一接脚焊垫，该芯片承座设于该封装体的底面中，该芯片承座的底面设有至少一凹槽，所述多个接脚接垫设于该封装体的底面的至少二相对周缘，且呈间隔设置，该芯片承座的底面及各接脚接垫的底面露出于该封装体外，相对应的接脚接垫与接脚焊垫之间涂布有第一焊锡，相对应的芯片承座与中心焊垫之间涂布有第二焊锡，所述第二焊锡容置于该芯片承座的凹槽中。

【技术特征摘要】
2015.10.22 TW 1041346131.一种电子元件模块，其特征在于，包括：一电路板，其一表面上具有至少一焊垫组，各焊垫组包含有一中心焊垫及多个接脚焊垫，所述接脚焊垫呈间隔设置并排列于该中心焊垫的至少两相对周缘；至少一集成电路封装元件，其设于该电路板上，且各集成电路封装元件对应于其中一焊垫组，各集成电路封装元件具有一芯片承座、多个接脚接垫、及一封装体，该芯片承座对应于该焊垫组的中心焊垫，各接脚接垫对应于该焊垫组的其中一接脚焊垫，该芯片承座设于该封装体的底面中，该芯片承座的底面设有至少一凹槽，所述多个接脚接垫设于该封装体的底面的至少二相对周缘，且呈间隔设置，该芯片承座的底面及各接脚接垫的底面露出于该封装体外，相对应的接脚接垫与接脚焊垫之间涂布有第一焊锡，相对应的芯片承座与中心焊垫之间涂布有第二焊锡，所述第二焊锡容置于该芯片承座的凹槽中。2.根据权利要求1所述的电子元件模块，其特征在于，所述芯片承座的凹槽的深度小于150μm。3.根据权利要求1所述的电子元件模块，其特征在于，所述芯片承座的凹槽的深度为20μm至150μm。4.根据权利要求1至3中任意一项所述的电子元件模块，其特征在于，所述接脚焊垫围绕设置于中心焊垫的四边周缘，所述接脚接垫围绕设置于该芯片承座的四边周缘。5.根据权利要求1至3中任意一项所述的电子元件模块，其特征在于，所述芯片承座的底面设有单一个凹槽。6.根据权利要求1至3中任意一项所述的电子元件模块，其特征在于，所述芯片承座的底面设有多个凹槽，所述多个凹槽呈对称排列或矩阵排列。7.一种集成电路封装元件，其特征在于，包括：一封装体；一芯片承座，设于该封装体的底面中，该...

【专利技术属性】
技术研发人员：何明龙，蔡建文，
申请(专利权)人：义隆电子股份有限公司，
类型：发明
国别省市：中国台湾;71