对位标记、形成对位标记的方法及半导体器件技术

本发明专利技术涉及一种对位标记，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，对于第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。此外还提供一种在半导体工艺中形成对位标记的方法。上述对位标记及其在半导体工艺中形成对位标记的方法，可获得更深的对位标记，避免晶圆制作过程引入的对位误差。此外还提供一种在半导体器件。

Alignment mark, method for forming alignment mark and semiconductor device

The invention relates to an alignment mark in the lithography process is formed on the dielectric layer, medium layer comprises a first dielectric layer on the polysilicon layer and a metal layer positioned between the two metal layer between the dielectric layer and the first dielectric layer, a polysilicon layer and a first dielectric layer on the corresponding position alignment mark regions are removed the alignment marks, etching depth marks form in the region is greater than the first dielectric layer thickness; for metal interlayer dielectric layer, the metal layer and the alignment mark area corresponding to the location of a dielectric layer on the metal layer is removed, the etching depth marks metal interlayer dielectric layer is formed on the metal layer is larger than that of the between the dielectric layer thickness. Also provided is a method for forming a mark in a semiconductor process. The contraposition mark and the method for forming the contraposition mark in the semiconductor process can obtain a deeper contraposition mark and avoid the alignment error caused by the wafer manufacturing process. In addition, the invention provides a semiconductor device.

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作领域，特别是涉及对位标记、形成对位标记的方法及半导体器件。
技术介绍
在半导体器件制造过程中，几乎每一步光刻工艺都涉及对位或对准的过程。所谓对位或对准过程，是指通过光刻设备上的机器识别或人眼识别衬底表面特殊的对位标记，从而使后道工艺和前道工艺具有位置上的重叠。对于晶圆来说，第一次光刻的对位标记需要根据需要制作在衬底表面。在晶圆上的介质层或者金属层上通过光刻再进行干法或者湿法腐蚀出对位标记，可以为后续的浅沟槽隔离结构的光刻步骤提供前层对位的标记。在光刻的过程中，如果由于对位不准而引起错位，会造成图形歪曲或套准失准，最终影响到所制造的半导体器件的电特性。在后段的金属层次光刻时，由于金属不透明，因此光刻机只能对晶圆上的介质层有高低台阶的对位标记。但是随着线宽不断变小，金属层之间的介质层也不断变薄，造成介质层的台阶越来越低，虽然沉积的金属较薄，随型性较好，但是介质层的台阶太低，沉积金属后，可能造成对位标记太浅，对位失败时有发生。
技术实现思路
基于此，有必要针对金属层之间的介质层越来越薄，造成介质层的台阶越来越低，对位不准确的问题，提供对位标记、在半导体工艺中形成对位标记的方法及半导体器件。一种对位标记，在光刻工艺中形成于介质层，所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层部分或全部被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度；对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。在其中一个实施例中，位于第一介质层的对位标记的蚀刻深度小于或等于第一介质层和多晶硅层的厚度之和。在其中一个实施例中，位于金属层间介质层的对位标记的蚀刻深度小于或等于所述金属层间介质层、其前一层介质层和金属层间介质层与前一层介质层之间金属层的厚度之和；所述前一层介质层为第一介质层或另一金属层间介质层。在其中一个实施例中，当介质层的层数大于3层时，设于第一介质层的对位标记位于第一位置、设于第一金属层间介质层的对位标记位于第二位置、设于第二金属层间介质层的对位标记位于第三位置；所述第一位置、第二位置以及第三位置相互错开；若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置；若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置；若第N层介质层的N被三整除，则第N层介质层中的对位标记位于第三位置，其中N大于3。此外，还提供一种在半导体工艺中形成对位标记的方法，该方法包括步骤：提供晶圆衬底，并形成多晶硅层；在所述多晶硅层上形成接触孔的同时，光刻去除对应于第一位置处的部分或全部多晶硅；在所述多晶硅层上形成第一介质层；在所述第一介质层对应于第一位置处刻蚀形成沟槽结构，形成第一对位标记；在形成了通孔的第一介质层上沉积第一金属层；根据所述第一对位标记对所述第一金属层进行图形化的同时，光刻去除对应于第二位置处的第一金属层；在图形化后的第一金属层上形成第二介质层；在所述第二介质层对应于第二位置处刻蚀形成沟槽结构，形成第二对位标记；在形成了通孔的第二介质层上沉积第二金属层。在其中一个实施例中，当介质层的层数大于2层时，所述每一层的对位标记制作方法与制作第一金属层间介质层上的对位标记的制作方法相同。在其中一个实施例中，所述在介质层上沉积金属层前还包括在沟槽中沉积钨，所述钨作为导电材料。在其中一个实施例中，所述金属层为铝层或铜层中的一种。在其中一个实施例中，所述介质层为掺氟的硅玻璃层、掺磷硼的硅玻璃层、掺磷的硅玻璃层或未掺杂的硅玻璃层中的一种。此外，还提供一种半导体器件，包括介质层，所述介质层包括位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；还包括位于介质层中的上述对位标记。上述对位标记及其在半导体工艺中形成对位标记的方法，在光刻工艺中形成于介质层，介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层；对于所述第一介质层，与第一介质层上的对位标记区域对应位置的多晶硅层被去除，使得该对位标记区域形成的对位标记的蚀刻深度大于第一介质层的厚度；对于金属层间介质层，与金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻两层介质层在对位标记区域接触；且金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。这样就可以得到台阶深度较深的对位标记。因此使本专利技术的对位标记更加清晰，可以避免晶圆制作过程引入的对位误差，提高后续对位工艺的精确度和准确性。附图说明图1为一具体实施例对位标记图；图2为一具体实施例对位标记图；图3为对位标记的制作方法的流程图；图4-12为对位标记制作方法流程中的结构示意图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。以下参照附图用优选实施方式来说明本专利技术的实现过程和本质内容所在。如图1所示，一种对位标记，在光刻工艺中形成于介质层(M10、M20、…)，用于在介质层形成接触孔或通孔时以及对金属层进行图形化时辅助光刻对位，所述介质层包括：位于多晶硅层20上的第一介质层M10和位于两个金属层之间的金属层间介质层，例如两个金属层A10、A20之间的金属层间介质层M20。对于所述第一介质层M10，与所述第一介质层上M10的对位标记区域101对应位置的多晶硅层20被去除，使得该对位标记区域101形成的对位标记的蚀刻深度大于所述第一介质层M10的厚度d2，最大深度可达到D1，即第一介质层M10和多晶硅层20的厚度之和D1＝d1+d2。对于所述金属层间介质层M20，与所述金属层间介质层M20上的对位标记区域201对应位置的金属层A10被去除，使得相邻两层介质层M10、M20在对位标记区域接触；且所述金属层间介质层M20上形成的对位标记201的蚀刻深度大于金属层间介质层M20的厚度d4。位于第一介质层M10的对位标记101的蚀刻深度D1小于或等于第一介质层M10和多晶硅层20的厚度之和，即D1≤d1+d2。位于金属层间介质层M20的对位标记的蚀刻深度D2小于或等于所述金属层间介质层M20、前一层介质层M10即两层介质层中间的第一金属层A10的厚度之和，即D2≤d2+d3+d4。说明书中，所有金属层和介质层的厚度均以该层状结构中最薄的地方为标准。当介质层的层数等于2时，所述前一层介质层为第一介质层；当介质层的层数大于2时，所述前一层介质层为另一金属层间介质层。如图2所示本文档来自技高网...

【技术保护点】
一种对位标记，在光刻工艺中形成于介质层，所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，其特征在于：对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层被部分或全部去除，使得该对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度；对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。

【技术特征摘要】
1.一种对位标记，在光刻工艺中形成于介质层，所述介质层包括：位于多晶硅层上的第一介质层和位于两个金属层之间的金属层间介质层，其特征在于：对于所述第一介质层，与所述第一介质层上的对位标记区域对应位置的多晶硅层被部分或全部去除，使得该对位标记区域形成的对位标记的蚀刻深度大于所述第一介质层的厚度；对于所述金属层间介质层，与所述金属层间介质层上的对位标记区域对应位置的金属层被去除，使得相邻的两层介质层在对位标记区域接触；且所述金属层间介质层上形成的对位标记的蚀刻深度大于该金属层间介质层的厚度。2.根据权利要求1所述的对位标记，其特征在于，位于第一介质层的对位标记的蚀刻深度小于或等于第一介质层和多晶硅层的厚度之和。3.根据权利要求2所述的对位标记，其特征在于，位于金属层间介质层的对位标记的蚀刻深度小于或等于所述金属层间介质层、其前一层介质层和金属层间介质层与前一层介质层之间金属层的厚度之和；所述前一层介质层为第一介质层或另一金属层间介质层。4.根据权利要求1所述的对位标记，其特征在于，当介质层的层数大于3层时，设于第一介质层的对位标记位于第一位置、设于第一金属层间介质层的对位标记位于第二位置、设于第二金属层间介质层的对位标记位于第三位置；所述第一位置、第二位置以及第三位置相互错开；若第N层介质层的N除于三的余数为一，则第N层介质层中的对位标记位于第一位置；若第N层介质层的N除于三的余数为二，则第N层介质层中的对位标记位于第二位置；若第N层介质层的N被三整除，则第N层介质层中...

【专利技术属性】
技术研发人员：栾会倩，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏;32