一种具有抗电磁干扰功能的芯片制造技术

本实用新型专利技术涉及一种具有抗电磁干扰功能的芯片，该芯片包括：低频调制信号产生模块，电流源模块和迟滞比较模块，低频调制信号产生模块的输出端通过一个极性电容C3与电流源模块的输入端连接，电流源模块的输出端与一个电容C4的一端连接，电容C4的另一端接地，一个CMOS管Q3分别与电容C4的两端和迟滞比较模块的输出端连接。上述芯片应用开关电源振荡电路，产生频率抖动的时钟信号，将集中于时钟频率及其谐波的干扰扩展到一定的带宽内，降低信号的幅度，从而减小电磁干扰。

【技术实现步骤摘要】

本技术涉及一种具有抗电磁干扰功能的芯片。
技术介绍
由于BUCK电路里开关管工作在高频开关状态，开关时将产生很大的di/dt和很高的尖峰电流。这些高频的电流、电压突变含有大量的谐波成分，这些谐波会通过传输线和空间磁场向外传播，造成传导和辐射干扰。随着近年来对开关电源电磁兼容性(EMC)性能要求的不断提高，对于如何减小电磁干扰(EMI)成为设计的一个难点。BUCK电路的电磁干扰主要来源于开关管高频通断。开关管的驱动控制信号是周期性的信号。电磁干扰辐射的峰值一般出现在BUCK电路的振荡时钟频率处。各个高次谐波上的辐射强度则逐步降低，大部分辐射能量只限于基波和较低次谐波。在常规的BUCK电路中，时钟振荡频率为恒定值，电磁干扰的能量集中在时钟频率点及其谐波频率点上，很难满足EMC的要求。
技术实现思路
本技术为了解决上述问题而提供的一种具有抗电磁干扰功能的芯片，其特征在于，所述芯片包括：低频调制信号产生模块，电流源模块和迟滞比较模块，所述低频调制信号产生模块的输出端通过一个极性电容C3与所述电流源模块的输入端连接，所述电流源模块的输出端与一个电容C4的一端连接，所述电容C4的另一端接地，一个CMOS管Q3分别与所述电容C4的两端和所述迟滞比较模块的输出端连接。优选地，所述低频调制信号产生模块包括：电阻R1、电阻R2、电容C1，电容C2，电阻R6，比较器U1和比较器U2，所述电阻R1与所述电容C1串联并连接所述比较器U1的同相输入端和输出端，所述电阻R2与所述电容C2串联，所述电容C2的一端接地且另一端连接所述比较器U1的同相输入端，所述比较器U1的输出端连接所述比较器U2的同相输入端，所述电阻R6的一端接地且另一端连接所述比较器U2的反相输入端。优选地，所述电流源模块包括：第一级电流源和比例镜像电流源。优选地，所述第一级电流源包括：比较器U3、CMOS管Q1和电阻R7，所述比例镜像电流源包括：比较器U4和CMOS管Q2，所述比较器U3的同相输入端接电源，所述电阻R7的一端接地且另一端连接所述比较器U3的反相输入端，所述CMOS管Q1分别与所述比较器U3的输出端、所述电阻R7和所述比较器U4的同相输入端连接，所述CMOS管Q2分别与所述比较器U4的反相输入端和输出端连接。优选地，所述迟滞比较模块包括：比较器U5，比较器U6和锁存器U7，所述CMOS管Q2连接所述比较器U5的反相输入端和所述比较器U6的同相输入端，所述比较器U5的同相输入端和所述比较器U6的反相输入端分别接电源，所述比较器U5的输出端和所述比较器U6的输出端分别与所述锁存器U7的S输入端和R输入端连接，所述锁存器U7的Q输出端与所述CMOS管Q3连接。本技术的有益效果在于：上述芯片应用开关电源振荡电路，产生频率抖动的时钟信号，将集中于时钟频率及其谐波的干扰扩展到一定的带宽内，降低信号的幅度，从而减小电磁干扰。附图说明图1为本技术涉及的频率抖动振荡的原理图；图2为本技术涉及的芯片的总电路图；图3为本技术涉及的低频调制信号产生模块的电路图；图4为本技术涉及的电流源模块的电路图；图5为本技术涉及的迟滞比较模块的电路图；图6为本技术涉及的振荡器频率抖动的示意图。具体实施方式下面结合附图对本技术作进一步阐述：BUCK电路里开关管的控制信号的频率是由振荡器的频率决定的，假设周期性的对振荡器的充放电电流进行微小的改变，就可以实现频率抖动的功能了，其关键点是BUCK电路的振荡频率较高，达到1MHz左右，相较AC-DC几十K的时钟频率而言，为了不显著影响时钟频率，需要更精准的小范围抖动。如图1所示，本技术的芯片工作原理如下：电流源对电容充电，电容上的电压送入到迟滞比较器中，经迟滞比较器输出脉冲振荡信号，电容的充放电受输出脉冲振荡信号的控制：当开关断开时，电流源对电容充电；当开关闭合时，电容通过闭合的开关放电。低频调制信号控制电流源，使得电流源受低频调制信号调制，微小改变电流的大小，从而改变充电的快慢，即充电曲线的斜率，从而改变脉冲振荡信号的频率，使脉冲振荡信号频率在中心频率处发生抖动。图2为芯片上频率抖动振荡的总电路图，芯片包括：低频调制信号产生模块，电流源模块和迟滞比较模块，低频调制信号产生模块、电流源模块和迟滞比较电路依次模块。具体地，低频调制信号产生模块的输出端通过极性电容C3与电流源模块的输入端连接，电容C4的一端与电流源模块的输出端连接，另一端接地。CMOS管Q3分别与电容C4的两端及迟滞比较模块的输出端连接，具体地，CMOS管Q3通过输出信号反相器U8与迟滞比较模块的输出端连接。如图3所示，在低频调制信号产生模块中，比较器U1、电阻R1、电阻R2、电容C1和电容C2用于确定信号的频率，比较器U2和电阻R6用于调节信号的幅度。其中，电阻R1与电容C1串联并连接比较器U1的同相输入端和输出端；电阻R2与电容C2串联，电容C2的一端接地且另一端连接比较器U1的同相输入端；电阻R4的一端接地且另一端连接比较器U1的反相输入端；电阻R3与二极管D1及二极管D2并联后连接连接比较器U1的反相输入端和输出端；比较器U1的输出端连接比较器U2的同相输入端；电阻R6的一端接地且另一端连接比较器U2的反相输入端；滑动变阻器R5连接比较器U2的反相输入端和输出端。如图4所示，电流源模块包括：第一级电流源和比例镜像电流源。第一级电流源包括：比较器U3、CMOS管Q1和电阻R7，第一级电流源的电流大小由参考电压和电阻R7确定。比例镜像电流源包括：比较器U4和CMOS管Q2，上述电流再经后面比例镜像电流源输出。其中，比较器U3的同相输入端接电源；电阻R7的一端接地且另一端连接比较器U3的反相输入端；CMOS管Q1分别与比较器U3的输出端、电阻R7和比较器U4的同相输入端连接；电阻R9的一端接电源且另一端连接比较器U4的同相输入端；电阻R8的一端接电源且另一端连接比较器U4的反相输入端；CMOS管Q2分别与比较器U4的反相输入端和输出端连接。如图5所示，迟滞比较模块包括：比较器U5，比较器U6和锁存器U7。CMOS管Q2连接比较器U5的反相输入端和比较器U6的同相输入端；比较器U5的同相输入端和比较器U6的反相输入端分别接电源；比较器U5和比较器U6的输出端分别与锁存器U7的S输入端和R输入端连接；锁存器U7的Q输出端与CMOS管Q3连接。通过迟滞比较器模块将电容上的锯齿波电压信号转换为脉冲振荡信号。如图6所示，将高频电路中调频技术借鉴到开关电源抗电磁干扰中，振荡器的频率不是固定的，而是受低频调制信号调制而在中心频率处抖动，频率抖动是相对固定开关频率和变化占空比的PWM控制方法而言的，该技术主要是指开关的频率随时间在一定范围内来回变化，使其在Ts时间内开关频率从fmin递增到fmax，再从fmax递减到fmin。上述芯片应用开关电源振荡电路，产生频率抖动的时钟信号，将集中于时钟频率及其谐波的干扰扩展到一定的带宽内，降低信号的幅度，从而减小电磁干扰。以上所述实施例，只是本技术的较佳实例，并非来限制本技术的实施范围，故凡依本技术申请专利范围所述的构造、特征及原理所做的等效变化或修饰，均应包括于本技术专利申请范本文档来自技高网...

【技术保护点】
一种具有抗电磁干扰功能的芯片，其特征在于，所述芯片包括：低频调制信号产生模块，电流源模块和迟滞比较模块，所述低频调制信号产生模块的输出端通过一个极性电容C3与所述电流源模块的输入端连接，所述电流源模块的输出端与一个电容C4的一端连接，所述电容C4的另一端接地，一个CMOS管Q3分别与所述电容C4的两端和所述迟滞比较模块的输出端连接。

【技术特征摘要】
1.一种具有抗电磁干扰功能的芯片，其特征在于，所述芯片包括：低频调制信号产生模块，电流源模块和迟滞比较模块，所述低频调制信号产生模块的输出端通过一个极性电容C3与所述电流源模块的输入端连接，所述电流源模块的输出端与一个电容C4的一端连接，所述电容C4的另一端接地，一个CMOS管Q3分别与所述电容C4的两端和所述迟滞比较模块的输出端连接。2.如权利要求1所述的具有抗电磁干扰功能的芯片，其特征在于，所述低频调制信号产生模块包括：电阻R1、电阻R2、电容C1，电容C2，电阻R6，比较器U1和比较器U2，所述电阻R1与所述电容C1串联并连接所述比较器U1的同相输入端和输出端，所述电阻R2与所述电容C2串联，所述电容C2的一端接地且另一端连接所述比较器U1的同相输入端，所述比较器U1的输出端连接所述比较器U2的同相输入端，所述电阻R6的一端接地且另一端连接所述比较器U2的反相输入端。3.如权利要求2所述的具有抗电磁干扰功能的芯片，其特征在于，所述电流源模块包括...

【专利技术属性】
技术研发人员：朱彩莲，
申请(专利权)人：东莞职业技术学院，
类型：新型
国别省市：广东;44