使用从惰性气体形成的亚稳态体的原子层蚀刻制造技术

本发明专利技术公开了用于蚀刻原子层的衬底处理系统和方法。所述方法和系统被配置为将第一气体引入所述室，该气体是适合于蚀刻所述层的蚀刻剂气体，且允许所述第一气体存在于所述室中持续足以造成所述第一气体中的至少一些吸附到所述层的一段时间。用惰性气体实质上置换在所述室内的所述第一气体，然后从惰性气体产生亚稳态体以用所述亚稳态体蚀刻层，同时实质上防止所述等离子体带电物质蚀刻所述层。

【技术实现步骤摘要】
本申请是申请号为201280035911.7，申请日为2012年7月11日，申请人为朗姆研究公司，专利技术创造名称为“使用从惰性气体形成的亚稳态体的原子层蚀刻”的专利技术专利申请的分案申请。
技术介绍
原子层蚀刻是在本领域中已知的用于半导体器件制造的用非常精细的精度执行关键蚀刻的技术。在原子层蚀刻中，在薄层上进行蚀刻，同时尝试避免不必要的亚表面损伤或不希望有的改性。例如，可以执行原子层蚀刻以蚀刻覆盖另一关键层的非常薄的层。例如，在体型蚀刻步骤结束时，当试图清除层，同时确保薄的剩余层的蚀刻不会导致损坏下伏层和/或下伏结构时，也可使用原子层蚀刻。详而言之，已知使用等离子体的蚀刻具有导致对下伏结构和/或下伏层产生上述的亚表面损伤或改性的潜力。在等离子体蚀刻过程中，栅极电介质下面的硅损失是亚表面损失的例子，即，即使在薄的栅极电介质(通常SiO2)存在下在栅极蚀刻过程中仍然产生的硅凹陷。在某些情况下，公知用大于100eV的离子能量的等离子体蚀刻导致对表面以下约20-40埃的深度的损伤。因此，在典型的栅极氧化层厚度为约10埃的情况下，栅极蚀刻后约10-20埃的硅凹陷是常见的。本专利技术涉及用于在半导体器件制造中执行原子层蚀刻的改进的装置和方法。
技术实现思路
在一种实施方式中，本专利技术涉及一种用于蚀刻在半导体处理室中的衬底上的层的方法。该方法包括将第一气体引入所述室，该第一气体是适合用于蚀刻所述层的蚀刻剂气体。该方法还包括使所述第一气体能够存在于所述室持续足以造成所述第一气体中的至少一些吸附到层的一段时间。该方法进一步包括用惰性气体实质置换室中的第一气体。该方法另外包括从惰性气体产生亚稳态体(metastables)，并用所述亚稳态体蚀刻所述层。上述内容只涉及此处披露的本专利技术的许多实施方式之一，并且不意图限制本专利技术的范围，在本文的权利要求中阐述了本专利技术的范围。将在下面本专利技术的具体实施方式中结合下面附图更详细地描述本专利技术的这些和其他特征。附图说明在附图中的图中通过举例的方式而不是通过限制的方式阐述本发明，其中相同的附图标记表示相似的元件，其中：图1示出了根据本专利技术的一种或多种实施方式的适用于执行原子层蚀刻的衬底处理室的例子。图2示出了根据本专利技术的一种或多种实施方式的分隔板结构和可选的准直器板的例子。图3示出了根据本专利技术的一种或多种实施方式的用亚稳态体定向蚀刻的例子。图4示出了根据本专利技术的一种实施方式的用于执行原子层蚀刻的步骤。具体实施方式下面将参照附图所示的若干实施方式来详细描述本专利技术。在下文中，为了提供对本专利技术的全面理解，阐述了很多特定的细节。然而，对本领域技术人员来说，很显然本专利技术可以在不具有这些细节的部分或全部的环境之下实现。在其他示例中，则未详细描述公知的工艺步骤和/或结构以免不必要地使本专利技术难以理解。下文中描述了多种实施方式，包括方法和技术。应该了解的是，本专利技术还可包括制造的制品，该制品包括存储用于实施本专利技术的实施方式的计算机可读指令的计算机可读介质。举例来说，计算机可读介质包括，用于存储计算机可读代码的半导体的、磁性的、光磁性的、光学的或其他形式的计算机可读介质。此外，本专利技术也包括实现本专利技术实施方式的装置。这样的装置可包括专用和/或可编程的电路以执行关于本专利技术实施方式中的任务。这样的装置的例子包括通用计算机和/或适当编程的专用计算装置，并且还包括适用于与本专利技术的实施方式相关的不同任务的计算机/计算装置和专用的/可编程的电路的组合。本专利技术的实施方式涉及用于在衬底(如半导体晶片或平板)的层上执行原子层蚀刻的装置和方法。在一种或多种实施方式中，适合于蚀刻衬底层的蚀刻剂源气体被引入到半导体处理室中。为了蚀刻Si层，例如，蚀刻剂气体可以是Cl2、HCl、CHF3、CH2F2、CH3F、H2、BCl3、SiCl4、Br2、HBr、NF3、CF4，SF6、O2、SO2、COS等中的一种或其混合物。该蚀刻剂气体被允许存在于该室持续足够量的时间以允许所述蚀刻剂气体物质中的至少一些被吸附到要蚀刻的层中。随后，蚀刻剂气体被置换为惰性气体(诸如Ar、He、Kr、Ne、Xe等中的一种或其混合物)。然后，从惰性气体形成亚稳态体以在衬底层上进行原子层蚀刻。该循环可以重复多次，直到原子层蚀刻完成。在一种或多种实施方式中，亚稳态体是在室中的等离子体产生区域通过从惰性气体点燃的等离子体形成的。然后亚稳态从在等离子体产生区域中产生的等离子体迁移通过在分隔板中的孔以与衬底层接触。但是，高能等离子体的离子被防止接触晶片的表面，以尽量减少对衬底层的无意的蚀刻和/或亚表面损伤和/或改性。在原子层的蚀刻过程中，衬底被布置在室的晶片处理区域和在卡盘上。在接触衬底层表面时，亚稳态体被去激发，并在工艺中，放弃他们的电子能量，以造成在经吸附的(adsorbed)衬底表面处的表面反应，从而蚀刻衬底表面。由于亚稳态的定向能量往往(例如，氩的亚稳态为约0.025eV)比等离子体的高能离子的100-1000eV的能量要低得多，因此当使用惰性气体亚稳态体和吸附层的结合蚀刻时，损伤基本减至最低。在一种或多种实施方式中，上述的分隔板是具有彼此电绝缘的多个板的多板结构。在本专利技术的一种或多种实施方式中，多板组件的板中的至少一个被偏置以排斥从等离子体所产生的离子。多板组件的板中的每个具有通孔，以允许亚稳态体从等离子体产生区域穿过到达晶片处理区域。如果需要，在一种实施方式中板的通孔可对齐，或者可以略微偏移。将分隔板的通孔的大小设置成实质上防止高能等离子体物质穿过分隔板并到达衬底表面。在一种或多种实施方式中，准直器板被设置在分隔板和衬底之间以进行校准亚稳态体，从而只允许基本定向的亚稳态体到达衬底表面，以使蚀刻更具各向异性，即沿垂直于衬底平面的垂直方向。根据需要，准直器板可包括通孔并可接地或偏置。为了防止由于分隔板和/或准直器板的孔图案造成的表面的非均匀蚀刻，所述分隔板和/或准直器板可以相对于衬底移动(或反之亦然)。分隔板和/或准直器板和/或晶片和晶片卡盘组件的相对的横向运动具有防止在分隔板或准直器板的孔图案仅在衬底表面的特定区域留下痕迹(imprint)的作用。本专利技术的一种或多种实施方式包括用于执行如本文所描述的原子层蚀刻方法。本专利技术的一种或多种实施方式包括具有本文描述的硬件的衬底处理系统和/或衬底处理室并且还可以包括逻辑器(本文档来自技高网...

【技术保护点】
一种具有用于蚀刻在衬底上的层的衬底处理室的衬底处理系统，其包含：卡盘，在所述蚀刻过程中所述衬底被布置在其上；分隔板结构，其将所述室分隔成等离子体产生区域和衬底处理区域；等离子体源，其用于在所述等离子体产生区域中产生等离子体；以及逻辑器，其用于：将第一气体引入所述室，所述气体是适合于蚀刻所述层的蚀刻剂气体，允许所述第一气体存在于所述室中持续足以造成所述第一气体中的至少一些吸附到所述层的一段时间，用惰性气体实质上置换在所述室内的所述第一气体，从所述惰性气体产生亚稳态体，以及用所述亚稳态体蚀刻所述层。

【技术特征摘要】
2011.07.20 US 13/187,4371.一种具有用于蚀刻在衬底上的层的衬底处理室的衬底处理系统，其包
含：
卡盘，在所述蚀刻过程中所述衬底被布置在其上；
分隔板结构，其将所述室分隔成等离子体产生区域和衬底处理区域；
等离子体源，其用于在所述等离子体产生区域中产生等离子体；以及
逻辑器，其用于：
将第一气体引入所述室，所述气体是适合于蚀刻所述层的蚀刻剂
气体，
允许所述第一气体存在于所述室中持续足以造成所述第一气体中
的至少一些吸附到所述层的一段时间，
用惰性气体实质上置换在所述室内的所述第一气体，
从所述惰性气体产生亚稳态体，以及
用所述亚稳态体蚀刻所述层。
2.根据权利要求1所述的衬底处理系统，其中，通过用所述等离子体源
从所述惰性气体形成所述衬底处理区域内的等离子体而产生所述亚稳态体。
3.根据权利要求2所述的衬底处理系统，其中，所述亚稳态体在从所述
等离子体迁移到所述层时穿过所述分隔板结构。
4.根据权利要求3所述的衬底处理系统，其中，所述分隔板结构具有被
配置为实质上防止等离子体带电物质迁移到所述层的多个孔。
5.根据权利要求3所述的衬底处理系统，其中，所述分隔板结构包括彼
此电气绝缘的至少两个板，所述两个板具有不同电压电位。
6.根据权利要求3所述的衬底处理系统，其还包括准直器板，其中所述
亚稳态体在从所述等离子体迁移到所述层时还穿过所述准直器板，其中，所
述准直器板被设置在所述衬底与所述分隔板结...

【专利技术属性】
技术研发人员：哈梅特·辛格，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国;US