半导体封装及其制备方法技术

本发明专利技术涉及半导体封装及其制备方法。半导体封装可以包括包含第一主面和侧面的半导体芯片、至少覆盖半导体芯片的侧面的包封体、以及布置在半导体芯片的第一主面之上的电气再分布结构，其中半导体封装的第一主表面包括电气再分布结构的表面和包封体的表面。

【技术实现步骤摘要】

本专利技术涉及半导体封装并且涉及用于制备半导体封装的方法。
技术介绍
半导体封装可以包括半导体芯片以及用于电气接触半导体芯片的再分布结构。半导体封装可以通过将单个管芯与晶片分离、将它们重新布置在载体上并且将它们包封在包封体中来制备。成本高效的半导体封装及其制备方法在现有技术中是高度期望的。为此目的，以低开销提供高产率的制造方法是合期望的。附图说明附图被包括以提供实施例的进一步理解并且被并入并构成本说明书的一部分。各图图示实施例并且与描述一起用于解释实施例的原理。其它实施例和实施例的许多意图的优点将容易领会，因为通过参照以下详细描述它们变得更好理解。各图的元素未必相对于彼此成比例。相同参考标号指定对应的类似部分。图1示出半导体封装的实施例的横截面视图。图2A-2I示出根据制备半导体封装的方法的实施例的各种产生阶段中的半导体封装的横截面视图。图3示出半导体封装的另外实施例的横截面视图。图4A-4E示出根据制备半导体封装的方法的实施例的各种产生阶段中的另外的半导体封装的横截面视图。图5示出根据本公开内容的半导体封装的阵列的自顶向下视图。图6示出根据本公开内容的制备半导体封装的方法的实施例的流程图。具体实施方式在以下具体实施方式中，参照形成其部分的附图，并且其中通过图示的方式示出其中可以实践本专利技术的具体实施例。在这方面，诸如“顶部”、“底部”、“前面”、“后面”、“前沿”、“后沿”等的方向性术语是参照所描述的（一个或多个）附图的定向使用的。因为实施例的组件可以定位在数个不同定向中，所以方向性术语用于说明的目的并且绝不是限制性的。要理解到，可以利用其它实施例并且可以做出结构或逻辑改变而不脱离本专利技术的概念。因此，以下具体实施方式不应以限制性含义解释，并且本专利技术的构思由随附权利要求限定。要理解到，本文描述的各种示例性实施例的特征可以与彼此组合，除非以其它方式具体指出。如在本说明书中所采用的，术语“结合”、“附连”、“连接”、“耦合”和/或“电气连接/电气耦合”不意图意味着元件或层必须直接接触在一起；可以分别在“结合”、“附连”、“连接”、“耦合”和/或“电气连接/电气耦合”的元件之间提供介入元件或层。然而，依照本公开内容，以上提及的术语还可以可选地具有以下具体含义：元件或层直接接触在一起，即在“结合”、“附连”、“连接”、“耦合”和/或“电气连接/电气耦合”的元件之间分别没有介入元件或层。另外，关于形成或位于表面“之上”的部分、元件或材料层所使用的词语“之上”可以在本文中用于意指该部分、元件或材料层在所暗含的表面上“间接地”定位（例如放置、形成、沉积等），其中一个或多个附加部分、元件或层布置在所暗含的表面与部分、元件或材料层之间。然而，关于形成或位于表面“之上”的部分、元件或材料层所使用的词语“之上”可选地还可以具有以下具体含义：部分、元件或材料层在所暗含的表面上“直接地”定位（例如放置、形成、沉积等），例如与其直接接触。下面描述包含半导体芯片的器件或封装。半导体芯片可以具有不同类型，可以通过不同技术制造并且可以包括例如集成的电气、电光或机电电路和/或无源件。半导体芯片可以例如设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源件。它们可以包括控制电路、微处理器或微机电组件。另外，它们可以配置为功率半导体芯片，诸如功率MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、JFET（结型栅场效应晶体管）、功率双极型晶体管或功率二极管。特别地，可以涉及具有竖直结构的半导体芯片，也就是说，半导体芯片可以以使得电流可以在垂直于半导体芯片的主面的方向上流动的这种方式来制备。具有竖直结构的半导体芯片可以具有特别地在其两个主面上的接触元件，也就是说在其顶侧和底侧上。特别地，功率半导体芯片可以具有竖直结构。作为示例，功率MOSFET的源极电极和栅极电极可以位于一个主面上，而功率MOSFET的漏极电极布置在另一主面上。此外，以下描述的器件可以包括集成电路以控制其它半导体芯片的集成电路，例如功率半导体芯片的集成电路。半导体芯片不需要从诸如Si、SiC、SiGe、GaAs、GaN、AlGaAs之类的特定半导体材料制造，并且此外可以包含不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。以下描述的器件包括封装上的外部接触元件或外部接触焊盘。外部接触焊盘可以表示半导体封装的外部终端。它们可以从封装外部可访问并且可以因而允许从封装外部做出与（一个或多个）半导体芯片的电气接触。此外，外部接触焊盘可以是热传导的并且可以用作热沉以用于耗散由嵌入在半导体封装中的一个或多个半导体芯片所生成的热量。外部接触焊盘可以包括任何期望的导电材料，例如金属，诸如铜、铝或金、金属合金或者导电有机材料。诸如焊料球或焊料凸块之类的焊料材料可以沉积在外部接触焊盘上。半导体芯片或半导体芯片的至少部分覆盖有包封材料（包封剂）以形成包封体（例如模塑体），其可以是电气绝缘的。包封剂可以包括或者是电介质材料并且可以由任何适当的硬质塑料、热塑料或热固性材料或层压片（预浸料坯）制成。包封剂可以包含填充物材料。在其沉积之后，包封剂可以仅部分地硬化并且可以在应用能量（例如热量、UV光等）之后完全硬化以形成包封体。可以采用各种技术来利用包封覆盖半导体芯片，例如压缩模塑、喷射模塑、粉末模塑、液体模塑、分散或层压。半导体芯片可以提供有电气再分布结构。电气再分布结构可以包括一个或多个聚合物层。（一个或多个）聚合物层可以在晶片级处理期间应用，即在前端处理期间。作为示例，（一个或多个）聚合物层可以通过CVD（化学气相沉积）工艺或者通过旋涂工艺应用。（一个或多个）聚合物层可以由光刻胶或任何其它抗蚀剂制成。例如，可以使用光酰亚胺。特别地，诸如例如有机或矿物质填充物材料之类的填充物材料可以包括在（一个或多个）聚合物层中。填充物材料可以改进CTE（热膨胀系数）以降低封装的应力和翘曲并且可以改进（一个或多个）聚合物层对（一个或多个）聚合物层所覆盖的半导体芯片表面的保护效果。电气再分布结构可以包括一个或多个传导层，例如金属层。传导层可以例如用于形成再分布结构内的再分布层。（一个或多个）传导层可以用作（一个或多个）布线层以从封装外部做出与（一个或多个）半导体芯片的电气接触和/或做出与包含在封装中的一个或多个半导体芯片和/或组件的电气接触。（一个或多个）传导层可以利用任何期望的材料成分制造并且结构化成任何期望的几何形状。（一个或多个）传导层可以例如包括导体迹线和/或焊盘，并且可以例如覆盖（一个或多个）半导体芯片的覆盖区的相当大面积。（一个或多个）传导层可以用于提供封装的外部接触焊盘。任何期望的金属，例如铝、镍、钯、银、锡、金或铜，或金属合金可以被用作材料。传导层不需要是同质的或者从仅一种材料制造，也就是说，包含在传导层中的材料的各种成分和浓度是可能的。可以应用薄膜技术以生成和/或结构化传导层。（一个或多个）传导层可以布置在形成再分布本文档来自技高网...

【技术保护点】
一种半导体封装，包括：包括第一主面和侧面的半导体芯片；至少覆盖半导体芯片的侧面的包封体；布置在半导体芯片的第一主面之上的电气再分布结构；并且其中半导体封装的第一主表面包括电气再分布结构的表面和包封体的表面。

【技术特征摘要】
2014.12.01 DE 102014117594.81.一种半导体封装，包括：
包括第一主面和侧面的半导体芯片；
至少覆盖半导体芯片的侧面的包封体；
布置在半导体芯片的第一主面之上的电气再分布结构；并且
其中半导体封装的第一主表面包括电气再分布结构的表面和包封体的表面。
2.权利要求1的半导体封装，其中包封体还包封与第一主面相对的半导体芯片的第二主面上的半导体芯片。
3.权利要求1或2的半导体封装，其中电气再分布结构包括第一电介质层和布置在第一电介质层之上的电气再分布层，并且其中电气再分布结构的表面包括电气再分布层的表面。
4.权利要求3的半导体封装，其中第一电介质层是硬钝化层、聚合物层或光酰亚胺。
5.前述权利要求中一项的半导体封装，其中电气再分布结构包括电气再分布层和布置在电气再分布层之上的第二电介质层，并且其中电气再分布结构的表面包括第二电介质层的表面。
6.权利要求5的半导体封装，其中第二电介质层是焊料停止层。
7.前述权利要求中一项的半导体封装，其中半导体封装的第一主表面包括至少一个外封装终端接触件。
8.权利要求7的半导体封装，其中至少一个外封装终端接触件包括焊料球。
9.前述权利要求中一项的半导体封装，其中包封体包括模具材料或层压片。
10.前述权利要求中一项的半导体封装，其中包封体包括覆盖半导体芯片的侧面并且在半导体芯片的第一主面之上突出的壁，并且其中电气再分布结构的横向面抵靠壁的横向面。
11.权利要求10的半导体封装，其中封装体的壁完全围绕半导体芯片和电气再分布结构。
12.前述权利要求中一项的半导体封装，其中在背离半导体芯片的第一主面的方向上，电气再分布结构的表面高于包封体的表面。
13.一种半...

【专利技术属性】
技术研发人员：R洛伊施纳，D波沃尔，A施蒂克于尔根，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE