金属化叠层及包括其的半导体器件和电子设备制造技术

公开了一种金属化叠层及包括该金属化叠层的半导体器件和电子设备。根据实施例，金属化叠层可以包括：层间电介质层，包括电介质材料和负电容材料，其中，该层间电介质层中形成的至少一对彼此之间至少部分相对的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者。

【技术实现步骤摘要】

本公开涉及半导体技术，更具体地，涉及一种能够降低导电互连部件之间电容的金属化(metallization)叠层以及包括这种金属化叠层的半导体器件和电子设备。
技术介绍
随着集成电路(IC)中器件密度的不断增加，部件间的间隔越来越小。这使得IC中各导电互连部件特别是互连配线之间的电容增加，并因此使IC性能劣化。另一方面，即便对于性能要求不高的器件，也期望获得低功耗，并因此希望降低电容。抑制这种电容增加的一种方法是在互连部件之间使用气隙，但是其机械和电学等稳定性存在着问题。因此，需要能够在互连部件之间不断地减小电容。
技术实现思路
本公开的目的至少部分地在于提供一种能够降低导电互连部件之间电容的金属化叠层以及包括这种金属化叠层的半导体器件和电子设备。根据本公开的一个方面，提供了一种金属化叠层，包括层间电介质层，层间电介质层包括电介质材料和负电容材料。该层间电介质层中形成的至少一对彼此之间至少部分相对的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者。根据本公开的另一方面，提供了一种半导体器件，包括上述金属化叠层。根据本公开的又一方面，提供了一种电子设备，包括上述半导体器件形成的集成电路。根据本公开的实施例，彼此至少部分相对的一对导电互连部件之间可以包括电介质材料和负电容材料二者，从而在该对导电互连部件之间可以产生正电容和负电容二者。由于负电容的存在(特别是正电容与负电容二者并联的情况下)，可以降低该对导电互连部件之间的总电容。附图说明通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：图1是示出了根据本公开实施例的一对导电互连部件之间的电容的示意电路图；图2(a)-2(g)是示出了根据本公开实施例的制造金属化叠层的流程中部分阶段的截面图；图3(a)-3(e′)是示出了根据本公开另一实施例的制造金属化叠层的流程中部分阶段的截面图。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。图1是示出了根据本公开实施例的一对导电互连部件之间的电容的示意电路图。如图1所示，在层间电介质层(IL)中，可以形成导电互连部件M1和M2。这种导电互连部件可以是与衬底中形成的半导体器件的端子(例如，栅极、源极或漏极端子)相接触的接触部(contact)，可以是连通上下层的导电通道(via)，可以是在IL中按一定路线行进以便将接触部/导电通道彼此连接或将之连接到一定端子(例如，焊盘)的导电互连(interconnect)或配线(wiring)。通常，接触部与导电通道的形式基本上相同，一般地是嵌入于贯穿IL的通孔中的导电材料(例如，金属如Cu、Al或W等)；导电互连一般地是嵌入于贯穿IL且在IL中按设计线路延伸的槽中的导电材料(例如，金属如Cu、Al或W等)。此外，在通孔或槽的壁(例如，底壁、侧壁等)上，还可以形成扩散阻挡层。金属化叠层可以包括多个IL的叠层(例如，从最靠近器件一侧的IL开始分别是IL0、IL1、IL2、IL3、IL4…)，各IL中形成接触部、导电通道和/或导电互连。一般地，在最靠近器件的IL0中可以形成与器件端子相对应的接触部，在接下来一层IL1中可以形成导电互连，在再上一层IL2中可以形成导电通道，在IL3中又可以形成导电互连，在IL4中又可以形成导电通道，以此类推。这样，可以实现所需的连接。注意，这仅仅是示例，金属化叠层的数目和配置不限于此。这种金属化叠层可以用多种方法来制造，例如大马士革工艺。由于金属化叠层中存在众多导电互连部件，因此不可避免某些导电互连部件至少部分地彼此相对。例如，同一IL中的两个导电互连部件之间可能存在彼此相对的部分；分处于不同IL中的两个导电互连部件之间也可能存在彼此相对的部分。由于彼此之间的电介质材料(IL的本体)，在这种导电互连部件之间形成了(正)电容。一般地，电容器包括极板-电介质材料-极板的配置，电介质材料可以储存电荷。常规的电容器呈“正”电容特性，即，当电介质材料中储存的电荷增多时，两个极板间的电压增大。在本公开中，将这种电介质材料称作常规电介质材料，或者直接简称为电介质材料，这与该术语在本领域的常规含义相同。与此不同，某些材料在一定状态下，可以呈现“负”电容特性，即，随着其中储存的电荷增多，极板间的电压反而表现为降低。这种材料称作“负电容材料”。例如，某些铁电材料(例如含Hf、Zr、Ba或Sr的材料，如HfZrO2、BaTiO3、KH2PO4或NBT或其任意组合等)在到达某一临界电场时，可发生极化现象。极化使得大量的束缚电荷瞬间积累在材料的表面，使铁电材料两端的电压减小。根据本公开的实施例，可以负电容来补偿这种正电容，以降低导电互连部件之间的总电容。图1示出了导电互连部件M1和M2之间由于作为IL本体的电介质材料而导致的正电容C1、…、Cm′以及用于对此进行补偿的负电容Cn_1、…、Cn_m，其中，m是大于等于1的正整数，m′是大于等于1的正整数。这种负电容例如可以通过在导电互连部件M1和M2之间引入负电容材料(例如，通过在作为本体的电介质材料中嵌入负电容材料)而得到。在该示例中，将这些本文档来自技高网...

【技术保护点】
一种金属化叠层，包括：层间电介质层，包括电介质材料和负电容材料，其中，该层间电介质层中形成的至少一对彼此之间至少部分相对的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电介质材料和负电容材料二者。

【技术特征摘要】
1.一种金属化叠层，包括：
层间电介质层，包括电介质材料和负电容材料，
其中，该层间电介质层中形成的至少一对彼此之间至少部分相对
的第一导电互连部件在它们的相对部分之间包括电介质材料和负电容
材料二者，和/或该层间电介质层的上层中形成的至少一个第二导电互
连部件与该层间电介质层的下层中形成的与该第二导电互连部件至少
部分相对的至少一个第三导电互连部件在它们的相对部分之间包括电
介质材料和负电容材料二者。
2.根据权利要求1所述的金属化叠层，其中，在该对第一导电互
连部件之间的相对部分之间，电介质材料和负电容材料实质上沿着金
属化叠层的堆叠方向叠置。
3.根据权利要求1或2所述的金属化叠层，其中，层间电介质层
包括电介质材料的子层与负电容材料的子层沿着金属化叠层的堆叠方
向叠置的叠层。
4.根据权利要求3所述的金属化叠层，其中，层间电介质层包括
电介质材料的子层与负电容材料的子层的交替叠层。
5.根据权利要求1所述的金属化叠层，其中，在该对第一导电互
连部件之间的相对部分之间，电介质材料和负电容材料沿着金属化叠
层的面内方向相邻设置。
6.根据权利要求5所述的金属化叠层，其中，电介质材料构成该
层间电介质层的本体，负电容材料嵌于本体中形成的沟槽中。
7.根据权利要求6所述的金属化叠层，其中，沟槽从该对第一导...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11