半导体装置及半导体装置的制造方法制造方法及图纸

提供抑制半导体装置的特性劣化并具有良好特性的半导体装置。半导体装置的源电极(8)具有由第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al‑Si膜(24)依次层叠而成的结构，或者半导体装置的源电极(8)具有由第一TiN膜(20)、第一Ti膜(21)、第二TiN膜(22)、第二Ti膜(23)、Al‑Si膜(24)依次层叠而成的结构。另外，半导体装置的第二保护膜(17)是聚酰胺膜。

【技术实现步骤摘要】

本专利技术涉及半导体装置和半导体装置的制造方法。
技术介绍
以往，使用了硅(Si)作为对高电压、大电流进行控制的功率半导体装置的构成材料。对功率半导体装置而言，存在双极型晶体管、IGBT(InsulatedGateBipolarTransistor：绝缘栅型双极型晶体管)、MOSFET(MetalOxideSemiconductorFieldEffectTransistor(金属氧化物半导体场效应晶体管)：绝缘栅场效应晶体管)等多种，它们按照用途被适当地使用。例如，双极型晶体管和IGBT与MOSFET相比，电流密度高且可以进行大电流化，但无法进行高速开关。具体而言，双极型晶体管在数kHz程度的开关频率下使用是极限，IGBT在数十kHz程度的开关频率下使用是极限。另一方面，虽然功率MOSFET与双极型晶体管、IGBT相比，电流密度低且难以进行大电流化，但是可以进行达到数MHz程度的高速开关工作。但是，在市场上对兼具有大电流和高速性的功率半导体装置的要求强烈，对IGBT、功率MOSFET而言，在其改良方面投入努力，在现在开发到几乎接近材料极限。从功率半导体装置的观点，研究了取代硅的半导体材料，作为能够制作(制造)在低导通电压、高速特性、高温特性方面优异的下一代功率半导体装置的半导体材料，碳化硅(SiC)备受关注(参照下述非专利文献1)。碳化硅是化学上非常稳定的半导体材料，带隙宽为3eV，即使在高温下也能够作为半导体而非常稳定地使用。另外，碳化硅的最大电场强度也比硅大一个数量级以上，因此作为能够充分降低通态电阻的半导体材料而受到期待。这样的碳化硅的特长对于其他的作为带隙比硅宽的宽禁带半导体，例如氮化镓(GaN)也完全适合。因此，通过使用宽禁带半导体，能够实现半导体装置的高耐压化(例如，参照下述非专利文献2)。在使用了这样的碳化硅的高耐压半导体装置中产生损耗变少，相应地，使得在变换器中使用时，载波频率适用于比使用了以往的硅而成的半导体装置高一个数量级的频率。如果以高频率应用半导体装置，则对芯片的发热温度变高，影响对半导体装置的可靠性。特别是，在基板正面侧的正面电极，接合有键合引线作为将正面电极的电位引出到外部的布线材料，如果在高温下使用半导体装置，则正面电极与键合引线的密合减弱，对可靠性造成影响。另外，作为将正面电极的电位引出到外部的其他布线材料，存在使用了除引线键合以外的板状导体部件的技术(例如，参照下述专利文献1)。另外，存在利用焊锡将针电极接合到正面电极的以往的碳化硅半导体装置。图3是示出以往的碳化硅半导体装置的构成的截面图。在n+型碳化硅基板1的表面堆积有n型碳化硅外延层2，在n型碳化硅外延层2的表面设有多个p+型区10。在p+型区10的表面设有p型碳化硅外延层11。在未设有p+型区10的n型碳化硅外延层2上的p型碳化硅外延层11设有n型阱区12。在p型碳化硅外延层11的表面设有n+型源区4和p++型接触区5。在p型碳化硅外延层11的位于n+型源区4与n型阱区12之间的表面隔着栅绝缘膜6设有栅电极7，在栅电极7的上部选择性地设有PSG(PhosphoSilicateGlass：磷硅酸盐玻璃)膜14作为层间绝缘膜13。在n+型源区4和p++型接触区5的表面设有源电极8。源电极8是例如第一Ti膜21和Al-Si膜24的双层结构。在源电极8的上部，选择性地设有保护膜15并且在未设有保护膜15的部分设有镀膜16。以覆盖镀膜16与保护膜15邻接的部分的方式设置第二保护膜17。在镀膜16部分设有焊锡19，该焊锡19将与外部信号连接的针状电极18连接。在n+型碳化硅基板1的背面侧设有漏电极9。在图3的结构的MOSFET中，在对于源电极8向漏电极9施加有正电压的状态下向栅电极7施加有栅极阈值以下的电压时，p型碳化硅外延层11与n型阱区12的pn结是被反向偏置的状态，确保活性区的耐压而电流不流动。另一方面，如果将栅极阈值以上的电压施加到栅电极7，则通过在直接位于栅电极7下方的p型碳化硅外延层11表面形成反转层，使得电流流动，因此通过将电压施加于栅电极7能够进行MOSFET的开关工作。现有技术文献专利文献专利文献1：日本特开2014-99444号公报非专利文献非专利文献1：K.西娜(K.Shenai)，共3名，用于高功率电子器件的最佳半导体(OptimumSemiconductorsforHigh-PowerElectronics)，IEEE电子器件汇刊(IEEETransactionsonElectronDevices)，1989年9月，第36卷，第9号，p.1811-1823非专利文献2：B.贾扬巴利加(B.JayantBaliga)著，碳化硅功率器件(SiliconCarbidePowerDivices)，(美国)，世界科学出版公司(WorldScientificPublishingCo.)，2006年3月30日，p.61
技术实现思路
技术问题但是，在以往结构中，将源电极8设为第一Ti膜21和Al-Si膜24的双层结构，因此钛与铝进行合金化，作为吸收氢(H)的金属的第一Ti膜21消失，可能会因来自外部的氢离子的恶劣影响导致阈值电压变动。本专利技术的目的在于，提供能够抑制特性变动的半导体装置和半导体装置的制造方法。技术方案为了解决上述的问题，实现本专利技术的目的，本专利技术的半导体装置的特征在于，具备：第一导电型宽禁带半导体基板，包括带隙比硅宽的半导体；第一导电型宽禁带半导体堆积层，堆积在上述第一导电型宽禁带半导体基板的正面，并且杂质浓度比上述第一导电型宽禁带半导体基板低；第二导电型半导体区，选择性地设置在上述第一导电型宽禁带半导体堆积层的相对于上述第一导电型宽禁带半导体基板侧相反一侧的表面层；第二导电型宽禁带半导体层，设置在上述第一导电型宽禁带半导体堆积层和上述第二导电型半导体区的表面，并且包括带隙比硅宽的半导体；第一个第一导电型区，选择性地设置在上述第二导电型宽禁带半导体层内的上述第一导电型宽禁带半导体堆积层上；第二个第一导电型区，选择性地设置在上述第二导电型宽禁带半导体层内；第二导电型接触区，选择性地设置在上述第二导电型宽禁带半导体层内；栅电极，隔着栅绝缘膜而设置在上述第二个第一导电型区和上述第一个第一导电型区之上；源电极，与上述第二导电型接触区和上述第二个第一导电型区接触；层间绝缘膜，覆盖上述栅电极；漏电极，设置在上述第一导电型宽禁带半导体基板的背面；镀膜，选择性地设置在上述源电极上；以及针状电极，通过焊锡而连接到上述镀膜并且引出外部信号；上述源电极具有至少由Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。另外，本专利技术的半导体装置的特征在于，在上述的专利技术中，上述源电极具有由TiN膜、Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。另外，本专利技术的半导体装置的特征在于，在上述的专利技术中，上述含有铝的金属膜是Al-Si膜、Al-Cu膜或者Al-Si-Cu膜。另外，本专利技术的半导体装置的特征在于，在上述的专利技术中，还具备第一保护膜，选择性地设置在上述源电极上；以及第二保护膜，覆盖上述镀膜与上述第一保护膜所接触的部分，上述第二保护膜是聚酰胺膜。为了解决上述的问题，实现本专利技术的目的，本专利技术的半导体装置的制本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：第一导电型宽禁带半导体基板，包括带隙比硅宽的半导体；第一导电型宽禁带半导体堆积层，堆积在所述第一导电型宽禁带半导体基板的正面，并且杂质浓度比所述第一导电型宽禁带半导体基板低；第二导电型半导体区，选择性地设置在所述第一导电型宽禁带半导体堆积层的相对于所述第一导电型宽禁带半导体基板侧相反一侧的表面层；第二导电型宽禁带半导体层，设置在所述第一导电型宽禁带半导体堆积层和所述第二导电型半导体区的表面，并且包括带隙比硅宽的半导体；第一个第一导电型区，选择性地设置在所述第二导电型宽禁带半导体层内的所述第一导电型宽禁带半导体堆积层上；第二个第一导电型区，选择性地设置在所述第二导电型宽禁带半导体层内；第二导电型接触区，选择性地设置在所述第二导电型宽禁带半导体层内；栅电极，隔着栅绝缘膜而设置在所述第二个第一导电型区和所述第一个第一导电型区之上；源电极，与所述第二导电型接触区和所述第二个第一导电型区接触；层间绝缘膜，覆盖所述栅电极；漏电极，设置在所述第一导电型宽禁带半导体基板的背面；镀膜，选择性地设置在所述源电极上；以及针状电极，通过焊锡而连接到所述镀膜并且引出外部信号；所述源电极具有至少由Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。...

【技术特征摘要】
2015.09.17 JP 2015-1842481.一种半导体装置，其特征在于，具备：第一导电型宽禁带半导体基板，包括带隙比硅宽的半导体；第一导电型宽禁带半导体堆积层，堆积在所述第一导电型宽禁带半导体基板的正面，并且杂质浓度比所述第一导电型宽禁带半导体基板低；第二导电型半导体区，选择性地设置在所述第一导电型宽禁带半导体堆积层的相对于所述第一导电型宽禁带半导体基板侧相反一侧的表面层；第二导电型宽禁带半导体层，设置在所述第一导电型宽禁带半导体堆积层和所述第二导电型半导体区的表面，并且包括带隙比硅宽的半导体；第一个第一导电型区，选择性地设置在所述第二导电型宽禁带半导体层内的所述第一导电型宽禁带半导体堆积层上；第二个第一导电型区，选择性地设置在所述第二导电型宽禁带半导体层内；第二导电型接触区，选择性地设置在所述第二导电型宽禁带半导体层内；栅电极，隔着栅绝缘膜而设置在所述第二个第一导电型区和所述第一个第一导电型区之上；源电极，与所述第二导电型接触区和所述第二个第一导电型区接触；层间绝缘膜，覆盖所述栅电极；漏电极，设置在所述第一导电型宽禁带半导体基板的背面；镀膜，选择性地设置在所述源电极上；以及针状电极，通过焊锡而连接到所述镀膜并且引出外部信号；所述源电极具有至少由Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。2.根据权利要求1所述的半导体装置，其特征在于，所述源电极具有由TiN膜、Ti膜、TiN膜、Ti膜、含有铝的金属膜依次层叠而成的结构。3.根据权利要求1或2所述的半导体装置，其特征在于，所述含有铝的金属膜是Al-Si膜、Al-Cu膜或者Al-Si-...

【专利技术属性】
技术研发人员：星保幸，原田祐一，椎木崇，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP