移位寄存器单元、驱动方法、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。所述移位寄存器单元包括：输入单元；充放电单元；复位单元；下拉节点控制单元，分别与下拉节点、高电平输出端、低电平输出端和栅极驱动信号输出端连接，用于在所述栅极驱动信号输出端的控制下控制所述下拉节点的电位；以及，输出单元。本发明专利技术在输出阶段通过下拉节点控制单元在输出的栅极驱动信号的控制下对下拉节点进行放噪通过栅极驱动信号的反馈，可以在栅极驱动信号输出端的控制下使得下拉节点控制单元控制下拉节点的电位，以进一步对栅极驱动信号输出端放噪，降低噪声，提高稳定性。

【技术实现步骤摘要】

本专利技术涉及栅极驱动
，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。
技术介绍
随着科学技术日新月异的发展，液晶显示屏已成为生产、生活中不可或缺的产品，在信息传播中起到重要的作用。液晶显示屏主要包括显示区域、数据驱动模块和栅极驱动模块，其中栅极驱动模块是整个显示系统的开关，通过对像素TFT(ThinFilmTransistor，薄膜晶体管)的依序打开，实现数据信号的输入，从而实现显示功能。目前，利用移位寄存器原理的GOA(GateOnArray，阵列基板行驱动)电路被广泛应用，通过TFT(薄膜晶体管)电路单元实现栅极驱动，不仅可以节省空间，实现窄边框设计，而且减少bonding(绑定)工序，节约成本，提高良率及产能。然而GOA电路的稳定性是实现正常显示的关键因素，由于其组成是由基本移位寄存器单元级联而成，移位寄存器单元的输出信号受控于上拉节点和时钟信号，信号噪声和TFT的漏电流都可能造成GOA单元的错误输出。
技术实现思路
本专利技术的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有技术中下拉节点控制单元由上拉节点控制，而上拉节点的电位又能由于复位单元包括的复位晶体管的漏电流而降低，所以有可能导致不能在输出阶段对下拉节点正确的放噪，以及由于信号噪声和薄膜晶体管的漏电流造成的栅极驱动电路的错误输出的问题。为了达到上述目的，本专利技术提供了一种移位寄存器单元，包括：输入单元，分别与输入端、上拉节点和高电平输出端连接；充放电单元，连接于所述上拉节点和栅极驱动信号输出端之间；复位单元，分别与复位端、低电平输出端和所述上拉节点连接，用于在复位阶段在复位端接入的复位信号的控制下控制所述上拉节点的电位；下拉节点控制单元，分别与下拉节点、高电平输出端、低电平输出端和栅极驱动信号输出端连接，用于在所述栅极驱动信号输出端的控制下控制所述下拉节点的电位；以及，输出单元，分别与时钟信号输出端、低电平输出端、所述上拉节点、所述下拉节点和所述栅极驱动信号输出端连接，用于在所述上拉节点和下拉节点的控制下，控制所述栅极驱动信号输出端的电位。实施时，所述低电平输出端包括第一低电平输出端和第二低电平输出端；所述复位单元与第一低电平输出端连接，用于在复位阶段在所述复位信号的控制下控制所述上拉节点的电位为第一低电平；所述输出单元与第二低电平输出端连接，用于在复位阶段在所述下拉节点的控制下控制所述栅极驱动信号输出端输出第二低电平；第一低电平小于第二低电平。实施时，所述复位单元包括：第一复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第一低电平输出端连接；以及，第二复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第一低电平输出端连接；所述输出单元包括：上拉晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输出端连接，第二极与所述栅极驱动信号输出端连接；以及，下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二低电平输出端连接。实施时，所述下拉节点控制单元与第二低电平输出端连接；所述下拉节点控制单元包括：第一下拉控制模块，分别与所述栅极驱动信号输出端、第二低电平输出端、所述下拉节点和下拉控制节点连接，用于当所述栅极驱动信号输出端输出第一电平时控制所述下拉节点的电位为低电平；以及，第二下拉控制模块，分别与所述下拉控制节点、所述高电平输出端和所述下拉节点连接，用于当所述栅极驱动信号输出端输出第二电平时控制所述下拉节点与所述高电平输出端连接。实施时，所述第一下拉控制模块包括：第一下拉控制晶体管，栅极与所述栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极与所述第二低电平输出端连接；以及，第二下拉控制晶体管，栅极与所述栅极驱动信号输出端连接，第一极与下拉控制节点连接，第二极与所述第二低电平输出端连接；所述第二下拉控制模块包括：第三下拉控制晶体管，栅极和第一极都与高电平输出端连接，第二极与所述下拉控制节点连接；以及，第四下拉控制晶体管，栅极与所述下拉控制节点连接，第一极与高电平输出端连接，第二极与所述下拉节点连接；所述第一下拉控制晶体管的宽长比与所述第四下拉控制晶体管的宽长比的比例被设置为预定范围内，以使得当所述栅极驱动信号输出端输出第一电平时所述下拉节点的电位为低电平。实施时，所述充放电模块包括：存储电容，第一端与所述上拉节点连接，第二端与所述栅极驱动信号输出端连接。实施时，所述输入单元包括：输入晶体管，栅极与所述输入端连接，第一极与高电平输出端连接，第二极与所述上拉节点连接。本专利技术还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：在每一显示周期：在输入阶段，在输入端接入的输入信号的控制下，输入单元控制上拉节点与高电平输出端连接，输出单元控制栅极驱动信号输出端与时钟信号输出端连接；在所述栅极驱动信号输出端的控制下，下拉节点控制单元控制下拉节点与高电平输出端连接；在输出阶段，充放电单元控制自举拉升所述上拉节点的电位，输出单元控制栅极驱动信号输出端与时钟信号输出端连接，以使得所述栅极驱动信号输出端输出高电平；在所述栅极驱动信号输出端的控制下，下拉节点控制单元控制所述下拉节点的电位为低电平；在输出下拉阶段，输出单元控制栅极驱动信号输出端与时钟信号输出端连接，以使得所述栅极驱动信号输出端输出低电平；在所述栅极驱动信号输出端的控制下，下拉节点控制单元控制所述下拉节点的电位为高电平，输出单元控制所述栅极驱动信号输出端输出低电平，以对所述栅极驱动信号输出端进行放噪；在复位阶段，在复位端接入的复位信号的控制下，复位单元控制所述上拉节点的电位为低电平，在所述栅极驱动信号输出端的控制下，下拉节点控制单元控制下拉节点的电位为高电平，输出单元控制所述栅极驱动信号输出端输出低电平，以对所述栅极驱动信号输出端进行放噪。本专利技术还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元；除了第一级移位寄存器单元，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的栅极驱动信号输出端连接；除了最后一级移位寄存器单元，每一级移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接。本专利技术还提供了一种显示装置，包括多级上述的栅极驱动电路。与现有技术相比，本专利技术所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置在输出阶段通过下拉节点控制单元在输出的栅极驱动信号的控制下对下拉节点进行放噪通过栅极驱动信号的反馈，可以在栅极驱动信号输出端的控制下使得下拉节点控制单元控制下拉节点的电位，以进一步对栅极驱动信号输出端放噪，降低噪声，提高稳定性。附图说明图1是本专利技术实施例所述的移位寄存器单元的结构框图；图2是本专利技术另一实施例所述的移位寄存器单元的结构框图；图3是本专利技术又一实施例所述的移位寄存器单元的结构框图；图4是本专利技术所述的移位寄存器单元的一具体实施例的电路图；图5是本专利技术如图4所示的移位寄存器单元的具体实施例的工作时序图；图6是本专利技术实施例所述的移位寄存器单元的驱动方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入单元，分别与输入端、上拉节点和高电平输出端连接；充放电单元，连接于所述上拉节点和栅极驱动信号输出端之间；复位单元，分别与复位端、低电平输出端和所述上拉节点连接，用于在复位阶段在复位端接入的复位信号的控制下控制所述上拉节点的电位；下拉节点控制单元，分别与下拉节点、高电平输出端、低电平输出端和栅极驱动信号输出端连接，用于在所述栅极驱动信号输出端的控制下控制所述下拉节点的电位；以及，输出单元，分别与时钟信号输出端、低电平输出端、所述上拉节点、所述下拉节点和所述栅极驱动信号输出端连接，用于在所述上拉节点和下拉节点的控制下，控制所述栅极驱动信号输出端的电位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入单元，分别与输入端、上拉节点和高电平输出端连接；充放电单元，连接于所述上拉节点和栅极驱动信号输出端之间；复位单元，分别与复位端、低电平输出端和所述上拉节点连接，用于在复位阶段在复位端接入的复位信号的控制下控制所述上拉节点的电位；下拉节点控制单元，分别与下拉节点、高电平输出端、低电平输出端和栅极驱动信号输出端连接，用于在所述栅极驱动信号输出端的控制下控制所述下拉节点的电位；以及，输出单元，分别与时钟信号输出端、低电平输出端、所述上拉节点、所述下拉节点和所述栅极驱动信号输出端连接，用于在所述上拉节点和下拉节点的控制下，控制所述栅极驱动信号输出端的电位。2.如权利要求1所述的移位寄存器单元，其特征在于，所述低电平输出端包括第一低电平输出端和第二低电平输出端；所述复位单元与第一低电平输出端连接，用于在复位阶段在所述复位信号的控制下控制所述上拉节点的电位为第一低电平；所述输出单元与第二低电平输出端连接，用于在复位阶段在所述下拉节点的控制下控制所述栅极驱动信号输出端输出第二低电平；第一低电平小于第二低电平。3.如权利要求2所述的移位寄存器单元，其特征在于，所述复位单元包括：第一复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第一低电平输出端连接；以及，第二复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述第一低电平输出端连接；所述输出单元包括：上拉晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输出端连接，第二极与所述栅极驱动信号输出端连接；以及，下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二低电平输出端连接。4.如权利要求2或3所述的移位寄存器单元，其特征在于，所述下拉节点控制单元与第二低电平输出端连接；所述下拉节点控制单元包括：第一下拉控制模块，分别与所述栅极驱动信号输出端、第二低电平输出端、所述下拉节点和下拉控制节点连接，用于当所述栅极驱动信号输出端输出第一电平时控制所述下拉节点的电位为低电平；以及，第二下拉控制模块，分别与所述下拉控制节点、所述高电平输出端和所述下拉节点连接，用于当所述栅极驱动信号输出端输出第二电平时控制所述下拉节点与所述高电平输出端连接。5.如权利要求4所述的移位寄存器单元，其特征在于，所述第一下拉控制模块包括：第一下拉控制晶体管，栅极与所述栅极驱动信号输出端连接，第一极与所述下拉节点连接，第二极与所述第二低电平输出端连接；以及，第二下拉控制晶体管，栅极与所述栅极驱动信号输出端连接，第一极与下拉控制节点连接，第...

【专利技术属性】
技术研发人员：孙丽，李红敏，王迎，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34