半导体器件制造技术

本公开提供一种半导体器件。该半导体器件包括形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸。所述多个线图案中的第一线图案可以包括在垂直于第一方向的第二方向上具有第二宽度的更宽部分，该第二宽度大于第一宽度。一个或多个第二线图案可以邻近于第一线图案定位并包括关于第一线图案的更宽部分共形地形成的共形部分。一个或多个第三线图案可以邻近于第二线图案定位并包括靠近一个或多个第二线图案的共形部分的端部。

【技术实现步骤摘要】

本专利技术构思涉及一种半导体器件以及制造半导体器件的方法。例如，本公开涉及包括高密度图案的半导体器件以及形成该半导体器件的图案的方法，该高密度图案形成在半导体器件的高密度区域中并具有超精细的宽度和节距。
技术介绍
高度等比例缩小、高度集成的半导体器件的制造可以涉及形成具有超过光刻工艺的分辨率极限的精细的宽度和间隔的精细图案。因此，会需要形成超过光刻工艺的分辨率极限的精细图案的技术。
技术实现思路
本公开提供一种半导体器件以及制造半导体器件的方法，其中具有超精细的宽度和节距的高密度图案可以通过利用具有可实施在光刻工艺的分辨率极限以下的尺寸的图案而形成。本公开还提供一种半导体器件和制造半导体器件的方法，其中垫(例如电接触垫)可以在形成高密度图案期间形成而没有用于形成垫的额外的光刻工艺。本专利技术构思的方面不应受到以上描述的限制，其它未提及的方面将从这里描述的示例实施方式而被本领域普通技术人员清楚地理解。根据本专利技术构思的一方面，提供一种半导体器件，该半导体器件包括：形成在基板上的彼此间隔开的多个线图案，该多个线图案具有第一宽度并在第一方向上平行于彼此延伸，其中所述多个线图案包括：多个线图案中的第一线图案，第一线图案包括在垂直于第一方向的第二方向上具有大于第一宽度的第二宽度的更宽部分；多个线图案中的邻近于第一线图案定位的第二线图案，第二线图案与第一线图案的更宽部分间隔开并关于第一线图案的更宽部分共形地形成；以及从多个线图案中选出并邻近于第二线图案定位的第三线图案，第三线图案包括端部，其中第二线图案形成在第一线图案和第三线图案之间，并且相对于在第三线图案的端部处在交叉第三线图案的第二方向上延伸的线，第一线图案和第二线图案之间的距离基本上与第二线图案和第三线图案之间的距离相同。多个线图案可以包括多个第二线图案和多个第三线图案，第一线图案的更宽部分在第二方向上从第一线图案的两个侧壁突出，两个第二线图案分别位于更宽部分的两侧，两个第二线图案与第一线图案的更宽部分间隔开并关于第一线图案的更宽部分共形地形成，两个第三线图案分别邻近于相应的第二线图案定位并包括各自的端部，并且相对于在第三线图案的各自的端部处交叉第三线图案的第二方向上延伸的线，相应的第一线图案和相应的第二线图案之间的距离基本上与相应的第二线图案和相应的第三线图案之间的距离相同。两个第二线图案可以相对于第一线图案的更宽部分为彼此镜像的关系。两个第三线图案的端部可以分别在第一方向上面对两个第二线图案的共形地形成的部分。第三线图案的端部可以与第二线图案的共形地形成的部分间隔开与第一宽度基本上相同的距离。更宽部分可以从第一线图案的一个侧壁突出，第二线图案位于面对更宽部分的位置，第三线图案的端部靠近第二线图案的共形地形成的部分定位。第三线图案的端部可以在第一方向上面对第二线图案的共形地形成的部分。第三线图案的端部可以在第一方向上与第二线图案的共形地形成的部分间隔开与第一宽度基本上相同的距离。在第一方向上，第三线图案的长度可以小于第一线图案和第二线图案的每个的长度。多个线图案还可以包括在第一方向上跨过第二线图案的共形地形成的部分与第三线图案的端部相对地定位的虚设线图案，其中虚设线图案可以具有与第一宽度基本上相同的宽度并平行于第一方向。在第一方向上，虚设线图案的长度可以小于第一线图案和第二线图案的每个的长度。第一线图案的更宽部分可以在第一方向上具有第三宽度，第二线图案的共形地形成的部分在第一方向上具有第四宽度，第四宽度大于第三宽度。第四线图案可以邻近于第三线图案定位，第四线图案与第二线图案的共形地形成的部分之间的最小间距基本上等于第一宽度。第四线图案可以邻近于第三线图案定位，第四线图案与第二线图案的共形地形成的部分之间的最小间距大于第一宽度。多个线图案可以包括导电材料。半导体器件还可以包括分别在多个线图案中的两个相邻的线图案之间的多个绝缘图案。多个绝缘图案可以在第二方向上具有基本上等于第一宽度的宽度。多个线图案可以包括多个位线，该多个位线被包括在具有该半导体器件的存储装置中。第一线图案的更宽部分可以位于单元阵列区中。第一线图案的更宽部分可以位于页面缓冲器区中。根据本公开的实施方式，一种半导体器件包括：形成在基板上的多个线图案，具有第一宽度并彼此平行地在第一方向上延伸，多个线图案在垂直于第一方向的第二方向上彼此间隔开，其中所述多个线图案包括：多个线图案中的第一线图案，第一线图案包括具有在第二方向上量取的第二宽度的第一更宽部分，该第二宽度大于在第二方向上量取的第一宽度；多个线图案中的邻近于第一线图案定位的第二线图案，第二线图案包括在第二方向上具有大于第一宽度的第三宽度的第二更宽部分以及关于第一更宽部分共形地形成并与第一更宽部分间隔开的第一共形部分，多个线图案中的邻近于第二线图案定位的第三线图案，第三线图案包括具有在第二方向上的大于第一宽度的第四宽度的第三更宽部分、关于第二更宽部分共形地形成并与第二更宽部分间隔开的第二共形部分、以及靠近第一共形部分定位的端部，其中第二线图案形成在第一线图案和第三线图案之间，并且相对于在第三线图案的端部处在交叉第三线图案的第二方向上延伸的线，第一线图案和第二线图案之间的距离基本上与第二线图案和第三线图案之间的距离相同。第一更宽部分可以从第一线图案的一个侧壁突出，第二更宽部分可以从第二线图案的一个侧壁突出，第三更宽部分可以从第三线图案的一个侧壁突出。在第一方向上，第三线图案可以具有小于第一线图案和第二线图案的每个的长度。第三线图案的端部可以面对第二线图案的第一共形部分。第二线图案的第二更宽部分与第一共形部分之间在第一方向上的距离可以基本上等于第三线图案的第三更宽部分与第二共形部分之间在第一方向上的距离。根据本公开的实施方式，一种制造半导体器件的方法包括：形成顺序地层叠在基板上的多个掩模层；在多个掩模层上形成包括多个掩模线图案的第一掩模图案，该多个掩模线图案彼此间隔开并在第一方向上平行于彼此延伸，多个掩模线图案每个具有在垂直于第一方向的第二方向上的第一宽度，多个掩模线图案包括至少一个第一掩模线图案，每个第一掩模线图案具有变化宽度部分，该变化宽度部分在第二方向上具有不同于第一宽度的第二宽度；通过利用第一掩模图案的四重图案化技术(QPT)顺序地图案化多个掩模层以形成最终的掩模图案；用导电层覆盖最终的掩模图案；以及去除导电层直到最终的掩模图案的顶表面被暴露以形成彼此间隔开的多个导电线图案，多个导电线图案具有小于第一宽度的第三宽度并在第一方向上平行于彼此延伸。形成多个掩模层可以包括在基板上形成第三掩模层、在第三掩模层上形成第二掩模层以及在第二掩模层上形成第一掩模层，其中形成最终的掩模图案可以包括：在第一掩模层和第一掩模图案上形成第一间隔物层，第一间隔物层具有基本上等于第三宽度的厚度；蚀刻第一间隔物层以在第一掩模图案的侧壁上形成第一间隔物以及去除第一掩模图案；通过利用第一间隔物作为蚀刻掩模蚀刻第一掩模层以形成第二掩模图案；在第二掩模层和第二掩模图案上形成第二间隔物层，第二间隔物层具有基本上等于第三宽度的厚度；蚀刻第二间隔物层以在第二掩模图案的侧壁上形成第二间隔物以及去除第二掩模图案；以及通过利用第二间隔物作为蚀刻掩模蚀刻第二掩模层以形成最终的掩模图案。在形本文档来自技高网...

【技术保护点】
一种半导体器件，包括：形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸，其中所述多个线图案包括：所述多个线图案中的第一线图案，所述第一线图案包括在垂直于所述第一方向的第二方向上具有大于所述第一宽度的第二宽度的更宽部分；所述多个线图案中的邻近于所述第一线图案定位的第二线图案，所述第二线图案与所述第一线图案的所述更宽部分间隔开并关于所述第一线图案的所述更宽部分共形地形成；以及从所述多个线图案中选出并邻近于所述第二线图案定位的第三线图案，所述第三线图案包括端部，其中所述第二线图案形成在所述第一线图案和所述第三线图案之间，并且相对于在所述第三线图案的所述端部处在交叉所述第三线图案的第二方向上延伸的线，所述第一线图案和所述第二线图案之间的距离与所述第二线图案和所述第三线图案之间的距离相同。

【技术特征摘要】
2015.08.25 KR 10-2015-01198141.一种半导体器件，包括：形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸，其中所述多个线图案包括：所述多个线图案中的第一线图案，所述第一线图案包括在垂直于所述第一方向的第二方向上具有大于所述第一宽度的第二宽度的更宽部分；所述多个线图案中的邻近于所述第一线图案定位的第二线图案，所述第二线图案与所述第一线图案的所述更宽部分间隔开并关于所述第一线图案的所述更宽部分共形地形成；以及从所述多个线图案中选出并邻近于所述第二线图案定位的第三线图案，所述第三线图案包括端部，其中所述第二线图案形成在所述第一线图案和所述第三线图案之间，并且相对于在所述第三线图案的所述端部处在交叉所述第三线图案的第二方向上延伸的线，所述第一线图案和所述第二线图案之间的距离与所述第二线图案和所述第三线图案之间的距离相同。2.如权利要求1所述的半导体器件，其中所述多个线图案包括多个第二线图案和多个第三线图案，所述第一线图案的所述更宽部分在所述第二方向上从所述第一线图案的两个侧壁突出，两个第二线图案分别位于所述更宽部分的两侧，所述两个第二线图案与所述第一线图案的所述更宽部分间隔开并关于所述第一线图案的所述更宽部分共形地形成，并且两个第三线图案分别邻近于相应的所述第二线图案定位，并包括各自的端部，并且相对于在所述第三线图案的各自的端部处在交叉所述第三线图案的第二方向上延伸的线，相应的第一线图案和相应的第二线图案之间的距离与相应的第二线图案和相应的第三线图案之间的距离相同。3.如权利要求2所述的半导体器件，其中所述两个第二线图案相对于所述第一线图案的所述更宽部分彼此处于镜像关系。4.如权利要求2所述的半导体器件，其中所述两个第三线图案的所述端部在所述第一方向上分别面对所述两个第二线图案的共形地形成的部分。5.如权利要求2所述的半导体器件，其中所述第三线图案的所述端部与所述第二线图案的所述共形地形成的部分间隔开与所述第一宽度相同的距离。6.如权利要求1所述的半导体器件，其中所述更宽部分从所述第一线图案的一个侧壁突出，所述第二线图案位于面对所述更宽部分的位置，所述第三线图案的所述端部靠近所述第二线图案的所述共形地形成的部分定位。7.如权利要求6所述的半导体器件，其中所述第三线图案的所述端部在所述第一方向上面对所述第二线图案的所述共形地形成的部分。8.如权利要求6所述的半导体器件，其中所述第三线图案的所述端部与所述第二线图案的所述共形地形成的部分在所述第一方向上间隔开与所述第一宽度相同的距离。9.如权利要求1所述的半导体器件，其中在所述第一方向上，所述第三线图案的长度小于所述第一线图案和所述第二线图案的每个的长度。10.如权利要求1所述的半导体器件，其中所述多个线图案还包括在所述第一方向上跨过所述第二线图案的所述共形地形成的部分与所述第三线图案的所述端部相对地定位的虚设线图案，其中所述虚设线图案具有与所述第一宽度相同的宽度并平行于所述第一方向。11.如权利要求10所述的半导体器件，其中在所述第一方向上，所述虚设线图案的长度小于所述第一线图案和所述第二线图案的每个的...

【专利技术属性】
技术研发人员：金敬勋，梁宇成，黄志勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR