移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术公开了一种移位寄存器单元、栅极驱动电路及显示装置，包括：第一输入模块、第二输入模块、第一复位模块、第二复位模块、节点控制模块、第一输出模块与第二输出模块；其中，通过上述七个模块的相互配合，通过共用节点控制模块可以使每个移位寄存器单元输出具有一定相位差的两个扫描信号，以对应显示面板中的两行栅线，以实现现有的两个移位寄存器的功能，从而与现有的两个移位寄存器相比结构简单，从而降低栅极驱动电路的占用空间，更适合于窄边框设计。

【技术实现步骤摘要】

本技术涉及显示
，特别涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，ThinFilmTransistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(GateDriveronArray，GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。现有的栅极驱动电路通常由多个级联的移位寄存器构成，各级移位寄存器分别对应一条栅线，栅极驱动电路通过各级移位寄存器依次向扫描各栅线。但是，在现有的栅极驱动电路中，各级移位寄存器均包括有多个开关晶体管，占用面积较大，从而不利于窄边框的设计。因此，如何提供一种有利于窄边框设计的栅极驱动电路是本领域技术人员亟需解决的技术问题。
技术实现思路
本技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，用于提供一种有利于窄边框设计的栅极驱动电路。本技术实施例提供了一种移位寄存器单元，包括：第一输入模块、第二输入模块、第一复位模块、第二复位模块、节点控制模块、第一输出模块与第二输出模块；其中，所述第一输入模块分别与第一输入信号端、第一直流信号端以及第一上拉节点相连；所述第一输入模块用于在所述第一输入信号端的控制下将所述第一直流信号端的信号提供给所述第一上拉节点；所述第一复位模块分别与第一复位信号端、第二直流信号端以及所述第一上拉节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第二直流信号端的信号提供给所述第一上拉节点；所述第二输入模块分别与第二输入信号端、所述第一直流信号端以及第二上拉节点相连；所述第二输入模块用于在所述第二输入信号端的控制下将所述第一直流信号端的信号提供给所述第二上拉节点；所述第二复位模块分别与第二复位信号端、所述第二直流信号端以及所述第二上拉节点相连；所述第二复位模块用于在所述第二复位信号端的控制下将所述第二直流信号端的信号提供给所述第二上拉节点；所述节点控制模块分别与第一时钟信号端、第二时钟信号端、所述第一上拉节点、所述第二上拉节点、第一下拉节点、第二下拉节点相连；所述节点控制模块用于在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第一下拉节点，在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二下拉节点，在所述第一上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第一上拉节点的电位相反，在所述第二上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第二上拉节点的电位相反，在所述第一下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第一下拉节点的电位相反，以及在所述第二下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第二下拉节点的电位相反；所述第一输出模块分别与所述第一时钟信号端、所述第二时钟信号端、参考信号端、所述第一上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第一驱动信号输出端相连；所述第一输出模块用于在所述第一上拉节点的控制下将所述第一时钟信号端的信号提供给所述第一驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，在所述第二时钟信号端的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，以及在所述第一上拉节点处于浮接状态时保持所述第一上拉节点与所述第一驱动信号输出端之间的电压差稳定；所述第二输出模块分别与所述第一时钟信号端、所述第二时钟信号端、所述参考信号端、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第二驱动信号输出端相连；所述第二输出模块用于在所述第二上拉节点的控制下将所述第二时钟信号端的信号提供给所述第二驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端，在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端以及在所述第二上拉节点处于浮接状态时保持所述第二上拉节点与所述第二驱动信号输出端之间的电压差稳定。在一种可能的实施方式中，在本技术实施例提供的上述移位寄存器单元中，所述节点控制模块包括：第一上拉节点控制模块、第二上拉节点控制模块、第一下拉节点控制模块与第二下拉节点控制模块；其中，所述第一上拉节点控制模块分别与所述参考信号端、所述第一上拉节点、所述第一下拉节点、所述第二下拉节点相连；所述第一上拉节点控制模块用于分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第一上拉节点；所述第二上拉节点控制模块分别与所述参考信号端、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点相连；所述第二上拉节点控制模块用于分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第二上拉节点；所述第一下拉节点控制模块分别与所述第一时钟信号端、所述参考信号端、所述第一下拉节点、所述第一上拉节点、所述第二上拉节点相连；所述第一下拉节点控制模块用于在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述所述第一下拉节点，以及分别在所述第一上拉节点和所述第二上拉节点的控制下将所述参考信号端的信号提供给所述所述第一下拉节点；所述第二下拉节点控制模块分别与所述第二时钟信号端、所述参考信号端、所述第二下拉节点、所述第一上拉节点、所述第二上拉节点相连；所述第二下拉节点控制模块用于在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述所述第二下拉节点，以及分别在所述第一上拉节点和所述第二上拉节点的控制下将所述参考信号端的信号提供给所述所述第二下拉节点。在一种可能的实施方式中，在本技术实施例提供的上述移位寄存器单元中，所述第一上拉节点控制模块包括：第一开关晶体管和第二开关晶体管；其中，所述第一开关晶体管的栅极与所述第一下拉节点相连，源极与所述参考信号端相连，漏极与所述第一上拉节点相连；所述第二开关晶体管的栅极与所述第二下拉节点相连，源极与所述参考信号端相连，漏极与所述第一上拉节点相连。在一种可能的实施方式中，在本技术实施例提供的上述移位寄存器单元中，所述第二上拉节点控制模块包括：第三开关晶体管和第四开关晶体管；其中，所述第三开关晶体管的栅极与所述第二下拉节点相连，源极与所述参考信号端相连，漏极与所述第二上拉节点相连；所述第四开关晶体管的栅极与所述第一下拉节点相连，源极与所述参考信号端相连，漏极与所述第二上拉节点相连。在一种可能的实施方式中，在本技术实施例提供的上述移位寄存器单元中，所述第一下拉节点控制模块包括：第五开关晶体管、第六开关晶体管和第七开关晶体管；其中，所述第五开关晶体管本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一输入模块、第二输入模块、第一复位模块、第二复位模块、节点控制模块、第一输出模块与第二输出模块；其中，所述第一输入模块分别与第一输入信号端、第一直流信号端以及第一上拉节点相连；所述第一输入模块用于在所述第一输入信号端的控制下将所述第一直流信号端的信号提供给所述第一上拉节点；所述第一复位模块分别与第一复位信号端、第二直流信号端以及所述第一上拉节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第二直流信号端的信号提供给所述第一上拉节点；所述第二输入模块分别与第二输入信号端、所述第一直流信号端以及第二上拉节点相连；所述第二输入模块用于在所述第二输入信号端的控制下将所述第一直流信号端的信号提供给所述第二上拉节点；所述第二复位模块分别与第二复位信号端、所述第二直流信号端以及所述第二上拉节点相连；所述第二复位模块用于在所述第二复位信号端的控制下将所述第二直流信号端的信号提供给所述第二上拉节点；所述节点控制模块分别与第一时钟信号端、第二时钟信号端、所述第一上拉节点、所述第二上拉节点、第一下拉节点、第二下拉节点相连；所述节点控制模块用于在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第一下拉节点，在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二下拉节点，在所述第一上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第一上拉节点的电位相反，在所述第二上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第二上拉节点的电位相反，在所述第一下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第一下拉节点的电位相反，以及在所述第二下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第二下拉节点的电位相反；所述第一输出模块分别与所述第一时钟信号端、所述第二时钟信号端、参考信号端、所述第一上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第一驱动信号输出端相连；所述第一输出模块用于在所述第一上拉节点的控制下将所述第一时钟信号端的信号提供给所述第一驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，在所述第二时钟信号端的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，以及在所述第一上拉节点处于浮接状态时保持所述第一上拉节点与所述第一驱动信号输出端之间的电压差稳定；所述第二输出模块分别与所述第一时钟信号端、所述第二时钟信号端、所述参考信号端、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第二驱动信号输出端相连；所述第二输出模块用于在所述第二上拉节点的控制下将所述第二时钟信号端的信号提供给所述第二驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端，在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端以及在所述第二上拉节点处于浮接状态时保持所述第二上拉节点与所述第二驱动信号输出端之间的电压差稳定。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一输入模块、第二输入模块、第一复位模块、第二复位模块、节点控制模块、第一输出模块与第二输出模块；其中，所述第一输入模块分别与第一输入信号端、第一直流信号端以及第一上拉节点相连；所述第一输入模块用于在所述第一输入信号端的控制下将所述第一直流信号端的信号提供给所述第一上拉节点；所述第一复位模块分别与第一复位信号端、第二直流信号端以及所述第一上拉节点相连；所述第一复位模块用于在所述第一复位信号端的控制下将所述第二直流信号端的信号提供给所述第一上拉节点；所述第二输入模块分别与第二输入信号端、所述第一直流信号端以及第二上拉节点相连；所述第二输入模块用于在所述第二输入信号端的控制下将所述第一直流信号端的信号提供给所述第二上拉节点；所述第二复位模块分别与第二复位信号端、所述第二直流信号端以及所述第二上拉节点相连；所述第二复位模块用于在所述第二复位信号端的控制下将所述第二直流信号端的信号提供给所述第二上拉节点；所述节点控制模块分别与第一时钟信号端、第二时钟信号端、所述第一上拉节点、所述第二上拉节点、第一下拉节点、第二下拉节点相连；所述节点控制模块用于在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第一下拉节点，在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二下拉节点，在所述第一上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第一上拉节点的电位相反，在所述第二上拉节点的控制下分别使所述第一下拉节点的电位和所述第二下拉节点的电位与所述第二上拉节点的电位相反，在所述第一下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第一下拉节点的电位相反，以及在所述第二下拉节点的控制下分别使所述第一上拉节点的电位和所述第二上拉节点的电位与所述第二下拉节点的电位相反；所述第一输出模块分别与所述第一时钟信号端、所述第二时钟信号端、参考信号端、所述第一上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第一驱动信号输出端相连；所述第一输出模块用于在所述第一上拉节点的控制下将所述第一时钟信号端的信号提供给所述第一驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，在所述第二时钟信号端的控制下将所述参考信号端的信号提供给所述第一驱动信号输出端，以及在所述第一上拉节点处于浮接状态时保持所述第一上拉节点与所述第一驱动信号输出端之间的电压差稳定；所述第二输出模块分别与所述第一时钟信号端、所述第二时钟信号端、所述参考信号端、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点以及所述移位寄存器单元的第二驱动信号输出端相连；所述第二输出模块用于在所述第二上拉节点的控制下将所述第二时钟信号端的信号提供给所述第二驱动信号输出端，分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端，在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述第二驱动信号输出端以及在所述第二上拉节点处于浮接状态时保持所述第二上拉节点与所述第二驱动信号输出端之间的电压差稳定。2.如权利要求1所述的移位寄存器单元，其特征在于，所述节点控制模块包括：第一上拉节点控制模块、第二上拉节点控制模块、第一下拉节点控制模块与第二下拉节点控制模块；其中，所述第一上拉节点控制模块分别与所述参考信号端、所述第一上拉节点、所述第一下拉节点、所述第二下拉节点相连；所述第一上拉节点控制模块用于分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第一上拉节点；所述第二上拉节点控制模块分别与所述参考信号端、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点相连；所述第二上拉节点控制模块用于分别在所述第一下拉节点和所述第二下拉节点的控制下将所述参考信号端的信号提供给所述第二上拉节点；所述第一下拉节点控制模块分别与所述第一时钟信号端、所述参考信号端、所述第一下拉节点、所述第一上拉节点、所述第二上拉节点相连；所述第一下拉节点控制模块用于在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第一下拉节点，以及分别在所述第一上拉节点和所述第二上拉节点的控制下将所述参考信号端的信号提供给所述第一下拉节点；所述第二下拉节点控制模块分别与所述第二时钟信号端、所述参考信号端、所述第二下拉节点、所述第一上拉节点、所述第二上拉节点相连；所述第二下拉节点控制模块用于在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二下拉节点，以及分别在所述第一上拉节点和所述第二上拉节点的控制下将所述参考信号端的信号提供给所述第二下拉节点。3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一上拉节点控制模块包括：第一开关晶体管和第二开关晶体管；其中，所述第一开关晶体管的栅极与所述第一下拉节点相连，源极与所述参考信号端相连，漏极与所述第一上拉节点...

【专利技术属性】
技术研发人员：冯思林，宋萍，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：新型
国别省市：安徽;34