半导体装置制造方法及图纸

一种能够降低栅极电极的电阻的半导体装置。涉及实施方式的半导体装置具有：第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极绝缘层、第1绝缘部、第2绝缘部和第2电极。栅极电极具有第1部分和第2部分。第1部分与第2半导体区域排列在第2方向上。第1部分包含多晶硅。第2部分设置在第1部分的一部分之上。第2部分包含金属。第1绝缘部设置在第1部分的其他的一部分之上，包围第2部分。第2绝缘部设置在第2部分之上以及第1绝缘部之上。第2电极设置在第3半导体区域之上以及第2绝缘部之上。第2电极与第2部分在第2方向上排列。

【技术实现步骤摘要】
相关申请本申请主张以日本专利申请2015－159647号(申请日：2015年8月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。技术区域本专利技术的实施方式涉及半导体装置。
技术介绍
在MOSFET(MetalOxideSemiconductorFieldEffectTransistor)或IGBT(InsulatedGateBipolarTransistor)等的半导体装置中，通过对栅极电极施加阈值以上的电压，从而成为导通状态。从开始向栅极电极施加电压起到栅极电极的电压成为阈值以上的时间与栅极电极的电阻成比例。从而，为了使半导体装置高速地动作，期望栅极电极的电阻较小。
技术实现思路
本专利技术要解决的课题是提供一种能够降低栅极电极的电阻的半导体装置。涉及实施方式的半导体装置具有：第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极绝缘层、第1绝缘部、第2绝缘部和第2电极。上述第1半导体区域设置在上述第1电极之上。上述第2半导体区域设置在上述第1半导体区域之上。上述第3半导体区域选择性地设置在上述第2半导体区域之上。上述栅极电极具有第1部分和第2部分。上述第1部分与上述第2半导体区域排列在与从上述第1电极朝向上述第1半导体区域的第1方向垂直的第2方向上。上述第1部分包含多晶硅。上述第2部分设置在上述第1部分的一部分之上。上述第2部分包含金属。上述栅极绝缘层分别设置在上述栅极电极与上述第1半导体区域之间、上述栅极电极与上述第2半导体区域之间以及上述栅极电极与上述第3半导体区域之间。上述第1绝缘部设置在上述第1部分的其他的一部分之上，包围上述第2部分。上述第2绝缘部设置在上述第2部分之上以及上述第1绝缘部之上。上述第2电极设置在上述第3半导体区域之上以及上述第2绝缘部之上。上述第2电极与上述第2部分排列在上述第2方向上。附图说明图1是表示涉及第1实施方式的半导体装置的一部分的立体剖面图。图2(a)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图2(b)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图3(a)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图3(b)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图4(a)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图4(b)是表示涉及第1实施方式的半导体装置的制造工序的工序剖面图。图5是表示涉及第2实施方式的半导体装置的一部分的立体剖面图。具体实施方式以下，参照附图来说明本专利技术的各实施方式。另外，附图是示意地或概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等并不一定限于与现实的相同。并且，即使是表示相同的部分的情况，也有根据附图而相互的尺寸或比率不同地表示的情况。并且，在本申请说明书和各图中，对于与已说明过的要素相同的要素赋予相同的符号而适当省略详细的说明。在各实施方式的说明中使用XYZ正交坐标系。将从漏极电极30朝向n－型半导体区域1的方向设为Z方向(第1方向)，将相对于Z方向垂直且相互正交的2个方向设为X方向(第2方向)以及Y方向(第3方向)。在以下的说明中，n+、n－以及p+、p的标记表示各导电型中的杂质浓度的相对的高低。即，附有“+”的标记与没有附带“+”以及“－”的某一个的标记相比，表示杂质浓度相对较高，附有“－”的标记与什么都没附带的标记相比，表示杂质浓度相对较低。关于以下说明的各实施方式，可以使各半导体区域的p型和n型反转来实施各实施方式。(第1实施方式)使用图1来说明涉及第1实施方式的半导体装置的一例。图1是表示涉及第1实施方式的半导体装置100的一部分的立体剖面图。半导体装置100例如是MOSFET。如图1所示，半导体装置100具有n+型(第1导电型)漏极区域5、n－型半导体区域1(第1半导体区域)、p型(第2导电型)基底(base)区域2(第2半导体区域)、n+型源极区域3(第3半导体区域)、p+型接触区域4、栅极电极10、栅极绝缘层15、第1绝缘部21、第2绝缘部22、漏极电极30(第1电极)以及源极电极31(第2电极)。在半导体装置100的下表面设有漏极电极30。n+型漏极区域5设置在漏极电极30之上，与漏极电极30电连接。n－型半导体区域1设置在n+型漏极区域5之上。p型基底区域2设置在n－型半导体区域1之上。n+型源极区域3以及p+型接触区域4分别选择性地设置在p型基底区域2之上。p型基底区域2、n+型源极区域3以及p+型接触区域4在X方向上设置有多个，分别在Y方向上延伸。或者，n+型源极区域3以及p+型接触区域4在各p型基底区域2之上也可以在Y方向上交替地设置。栅极电极10具有第1部分11以及第2部分12。第1部分11、与n－型半导体区域1、p型基底区域2以及n+型源极区域3排列在X方向上。在这些半导体区域与第1部分11之间设有栅极绝缘层15。第2部分12设置在第1部分11的一部分之上。第1绝缘部21设置在第1部分11的其他的一部分之上，第2部分12沿着X－Y面而被第1绝缘部21包围。第2绝缘部22设置在第1绝缘部21之上。在图1所示的例中，第2部分12的下端与第1部分11的上表面相接。并且，第1部分11的上表面以及第2部分12的下端与n+型源极区域3以及p+型接触区域4排列在X方向上。第2部分12在X方向上的长度比第1部分11在X方向上的长度短。栅极电极10、第1绝缘部21以及第2绝缘部22在X方向上设有多个，分别在Y方向上延伸。在半导体装置100的上表面且n+型源极区域3、p+型接触区域4及第2绝缘部22之上设有源极电极31。源极电极31与n+型源极区域3以及p+型接触区域4电连接。并且，第2部分12的至少一部分与源极电极31在X方向上排列。源极电极31和栅极电极10通过第1绝缘部21以及第2绝缘部22而在电气上分离。这里说明各构成要素的材料的一例。n+型漏极区域5、n－型半导体区域1、p型基底区域2、n+型源极区域3、p+型接触区域4作为半导体材料而包含硅、碳化硅、氮化镓或砷化镓。作为添加到半导体材料中的n型杂质，能够使用砷、磷或锑。作为p型杂质，能够使用硼。栅极电极10的第1部分11包含多晶硅。栅极电极10的第2部分12包含金属。第2部分12作为金属而包括例如铝、钛、镍、钨、铜以及金的至少某一种。第2部分12也可以进一步包括氮化钛等金属化合物。栅极绝缘层15、第1绝缘部21以及第2绝缘部22包括氧化硅等绝缘材料。漏极电极30以及源极电极31包括铝等金属。接着，使用图2～图4来说明涉及第1实施方式的半导体装置的制造方法的一例。图2～图4是表示涉及第1实施方式的半导体装置100的制造工序的工序剖面图。首先，准备具有n+型半导体层5a和设置在n+型半导体层5a之上的n－型半导体层1a的半导体基板。接着，在n－型半导体层1a的表面上形成多个开口OP1。接着，通过进行热氧化，如图2(a)所示，在开口OP1的内壁以及n－型半导体层1a的上表面形成绝缘层IL1。接着，将p型杂质以及n型杂质依次离子注入到开口OP1彼此之间的n－型半导体层1a，进行热处理，从而使杂质活性化。本文档来自技高网...

【技术保护点】
一种半导体装置，具备：第1电极；第1导电型的第1半导体区域，设置在上述第1电极之上；第2导电型的第2半导体区域，设置在上述第1半导体区域之上；第1导电型的第3半导体区域，选择性地设置在上述第2半导体区域之上；栅极电极，具有第1部分和第2部分，上述第1部分与上述第2半导体区域排列在与从上述第1电极朝向上述第1半导体区域的第1方向垂直的第2方向上，且上述第1部分含有多晶硅，上述第2部分设置在上述第1部分的一部分之上，且上述第2部分含有金属；栅极绝缘层，设置在上述栅极电极与上述第1半导体区域之间、上述栅极电极与上述第2半导体区域之间、以及上述栅极电极与上述第3半导体区域之间；第1绝缘部，设置在上述第1部分的其他的一部分之上，包围上述第2部分；第2绝缘部，设置在上述第2部分之上以及上述第1绝缘部之上；以及第2电极，设置在上述第3半导体区域之上以及上述第2绝缘部之上，上述第2电极与上述第2部分在上述第2方向上排列。

【技术特征摘要】
2015.08.12 JP 2015-1596471.一种半导体装置，具备：第1电极；第1导电型的第1半导体区域，设置在上述第1电极之上；第2导电型的第2半导体区域，设置在上述第1半导体区域之上；第1导电型的第3半导体区域，选择性地设置在上述第2半导体区域之上；栅极电极，具有第1部分和第2部分，上述第1部分与上述第2半导体区域排列在与从上述第1电极朝向上述第1半导体区域的第1方向垂直的第2方向上，且上述第1部分含有多晶硅，上述第2部分设置在上述第1部分的一部分之上，且上述第2部分含有金属；栅极绝缘层，设置在上述栅极电极与上述第1半导体区域之间、上述栅极电极与上述第2半导体区域之间、以及上述栅极电极与上述第3半导体区域之间...

【专利技术属性】
技术研发人员：田中文悟，安原纪夫，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP