阻变存储器及其制备方法技术

本发明专利技术公开了一种阻变存储器，包括依次叠层设置于衬底上的第一电极、阻变材料层、第二电极，还包括间隔形成于第一电极与阻变材料层界面处或/和第二电极与阻变材料层界面处的导电凸起阵列。该阻变存储器通过在第一电极或/和第二电极与阻变材料层的界面处制备分布均匀且可控的导电凸起阵列，使电场集中在导电凸起阵列上，增加了在导电凸起阵列处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。本发明专利技术还公开了上述阻变存储器的制备方法，包括：A、在衬底上制备第一电极、阻变材料层、第二电极的步骤；B、在第一电极与阻变材料层界面处或/和第二电极与阻变材料层界面处制备导电凸起阵列的步骤。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体地讲，涉及一种可提高阻变存储器均一性的阻变存储器及其制备方法。
技术介绍
阻变存储器(RRAM)具有结构简单、读写速度快、操作功耗低、存储密度大、与现有CMOS(互补金属氧化物半导体)工艺技术兼容、进一步按比例缩小的潜力大、可实现多值存储等特点，因此，它是下一代通用存储器的有力竞争者。传统的阻变存储器是典型的三明治结构：在上、下电极之间加入一层阻变材料层，其工作原理是在阻变材料层两端施加大小或者极性不同的电压，控制阻变材料层的电阻值在高、低电阻态之间转换，以实现数据的写入和擦除。被广泛认可的导电细丝理论认为，在阻变过程中，阻变材料层中的氧空位或者金属离子发生迁移形成导电细丝，当导电细丝连通上、下电极时，阻变存储器进入低阻状态；当再次施加某一适当电压时，导电细丝断裂，进入高阻状态，所以阻值的变化是源于导电细丝的断裂与形成。由于这种断裂与形成是随机的，多次阻变过程中，导电细丝的形貌与分布各不相同，所以阻变材料层的电学参数(set电压、reset电压、高低电阻态阻值等)存在很大的波动性，严重降低了阻变存储器工作的稳定性和可靠性。因此如何有效控制导电细丝的形成与断裂成为提高存储器件性能的关键核心问题。
技术实现思路
为解决上述现有技术存在的问题，本专利技术提供了一种阻变电阻器及其制备方法，该阻变电阻器通过制备导电凸起阵列，有效地提高了阻变存储器的均一性。为了达到上述专利技术目的，本专利技术采用了如下的技术方案：一种阻变存储器，包括依次叠层设置的衬底、第一电极、阻变材料层、第二电极，还包括：间隔形成于所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处的导电凸起阵列。进一步地，所述导电凸起阵列的材料选自Pt、Cu、Al、Ti、Ni、Au中的任意一种。进一步地，所述导电凸起阵列的高度为1nm～5nm；进一步地，所述导电凸起阵列的间距为50nm～50μm。进一步地，所述阻变材料层的厚度为5nm～200nm。进一步地，所述阻变材料层的材料选自氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽中的至少一种；所述衬底的材料选自硅衬底、玻璃衬底、柔性衬底中的任意一种；所述下电极的材料选自Pt、Cu、Al、Ti、Ni、TiN中的任意一种；所述上电极的材料选自Pt、Cu、Al、Ti、Ni、TiN中的任意一种。本专利技术的另一目的还在于提供一种如上所述的阻变存储器的制备方法，包括：A、在衬底上制备第一电极、阻变材料层、第二电极的步骤；B、在所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处制备导电凸起阵列的步骤。进一步地，制备导电凸起阵列的步骤具体包括：采用旋涂法在所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处涂布纳米球阵列；采用自组装技术将所述纳米球阵列自组装形成纳米球层；以所述纳米球层为掩膜，在所述纳米球层上沉积形成金属薄膜；其中，所述沉积方法选自化学气相沉积、物理气相沉积、电子束蒸发、溅射、原子层沉积、热蒸发中的任意一种；腐蚀去除所述纳米球层，形成所述导电凸起阵列。进一步地，所述纳米球层的层数为1～2层。进一步地，所述纳米球层的材料选自聚苯乙烯、二氧化硅中的任意一种。本专利技术通过采用纳米球光刻技术在第一电极或/和第二电极与阻变材料层的界面处制备分布均匀且可控的导电凸起阵列，使电场集中在导电凸起阵列上，增加了在导电凸起阵列处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。附图说明通过结合附图进行的以下描述，本专利技术的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：图1是根据本专利技术的实施例1的阻变存储器的结构示意图；图2是根据本专利技术的实施例1的阻变存储器的制备方法的步骤流程图；图3是根据本专利技术的实施例1的纳米球层的结构示意图；图4是根据本专利技术的实施例1的导电凸起阵列的结构示意图；图5是根据本专利技术的实施例2的阻变存储器的结构示意图；图6是根据本专利技术的实施例2的阻变存储器的制备方法的步骤流程图；图7是根据本专利技术的实施例2的纳米球层的结构示意图；图8是根据本专利技术的实施例2的导电凸起阵列的结构示意图。具体实施方式以下，将参照附图来详细描述本专利技术的实施例。然而，可以以许多不同的形式来实施本专利技术，并且本专利技术不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本专利技术的原理及其实际应用，从而使本领域的其他技术人员能够理解本专利技术的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。实施例1图1是根据本专利技术的实施例1的阻变存储器的结构示意图。参照图1，根据本专利技术的实施例1的阻变存储器包括衬底10；依次叠层设置于衬底10上的第一电极20、阻变材料层30、第二电极40；以及，设置于第一电极20与阻变材料层30之间、并间隔形成于第一电极20表面的导电凸起阵列50。在本实施例中，上述导电凸起阵列50的材料为Pt，且导电凸起阵列的高度为5nm左右，间距为50nm；但本专利技术并不限制于此，导电凸起阵列的材料还可选自Cu、Al、Ti、Ni、Au中的任意一种，且导电凸起阵列的高度限制在1nm～5nm之间即可，间距控制为50nm～50μm之间即可。形成于第一电极20与阻变材料层30界面处的导电凸起阵列50可使电场集中在导电凸起阵列50上，增加了在导电凸起阵列50处形成导电通道的概率，从而提高了该阻变存储器工作的稳定性，提高了阻变存储器的均一性。优选地，在本实施例中，衬底10为硅衬底；形成于硅衬底上的第一电极20的材料为Pt；形成于第一电极20上的阻变材料层30的材料为氧化锆，且其厚度为60nm；形成于阻变材料层30上的第二电极40的材料为Pt；但本专利技术并不限制于此，如衬底10的材料还可以是玻璃衬底或柔性衬底等，第一电极20和第二电极40的材料还可以选自Cu、Al、Ti、Ni、TiN中的任意一种，阻变材料层30的材料还可以选自氧化钛、氧化铪、氧化锌、氧化钨、氧化钽中的任意一种或其混合物，且该阻变材料层30的厚度并不限制于60nm，只需将其控制在5nm～200nm的范围内即可。下面结合图2中所示的阻变存储器的制备方法的步骤流程图对上述阻变存储器的制备方法进行详细的描述。参照图2，根据本专利技术的实施例1的阻变存储器的制备方法的步骤流程图包括如下步骤：在步骤110中，在衬底10上沉积金属Pt形成第一电极20。具体地，衬底10采用的是硅衬底。在步骤120中，在第一电极20上形成纳米球，并采用自组装技术形成纳米球阵列，形成纳米球层61。具体地，形成纳米球采用的是旋涂法，且纳米球的材料为聚苯乙烯。在本实施例中，纳米球层61的层数为一层，该纳米球层61的俯视图如图3所示，图3中，阵列排布的聚苯乙烯纳米球之间形成了a空隙62和b空隙63两种空隙。在步骤130中，在纳米球层61上沉积金属Pt，在纳米球层61表面、a空隙62和b空隙63处形成金属薄膜。具体地，采用电子束蒸发法在纳米球层61上沉积金属Pt。值得说明的是，在纳米球层61上沉积形成金属薄膜的方法还可以是化学气相沉积、物理气相沉积、溅射法、原子层沉积法、热蒸发法等中的任意一种。在步骤140中，腐蚀去除纳米本文档来自技高网...

【技术保护点】
一种阻变存储器，包括依次叠层设置的衬底、第一电极、阻变材料层、第二电极，其特征在于，还包括：形成于所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处的导电凸起阵列。

【技术特征摘要】
1.一种阻变存储器，包括依次叠层设置的衬底、第一电极、阻变材料层、第二电极，其特征在于，还包括：形成于所述第一电极与阻变材料层界面处或/和所述第二电极与阻变材料层界面处的导电凸起阵列。2.根据权利要求1所述的阻变存储器，其特征在于，所述导电凸起阵列的材料选自Pt、Cu、Al、Ti、Ni、Au中的任意一种。3.根据权利要求1或2所述的阻变存储器，其特征在于，所述导电凸起阵列的高度为1nm～5nm。4.根据权利要求1或2所述的阻变存储器，其特征在于，所述导电凸起阵列的间距为50nm～50μm。5.根据权利要求1所述的阻变存储器，其特征在于，所述阻变材料层的厚度为5nm～200nm。6.根据权利要求1所述的阻变存储器，其特征在于，所述阻变材料层的材料选自氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽中的至少一种；所述衬底的材料选自硅衬底、玻璃衬底、柔性衬底中的任意一种；所述下电极的材料选自Pt、Cu、Al、Ti、Ni、TiN中的任意一种；所述上电极的材料选自Pt、Cu、Al...

【专利技术属性】
技术研发人员：杜刚，王超，李涛，曾中明，张宝顺，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：江苏;32