晶体管以及半导体装置制造方法及图纸

本发明专利技术可以提供一种寄生电容小的晶体管。可以提供一种频率特性高的晶体管。可以提供一种包括该晶体管的半导体装置。提供一种晶体管，包括氧化物半导体、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体。第一导电体具有第一导电体与氧化物半导体隔着第一绝缘体相互重叠的第一区域、第一导电体与第二导电体隔着第一绝缘体及第二绝缘体相互重叠的第二区域以及第一导电体与第三导电体隔着第一绝缘体及第二绝缘体相互重叠的第三区域。氧化物半导体包括该氧化物半导体与第二导电体接触的第四区域以及该氧化物半导体与第三导电体接触的第五区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术例如涉及一种晶体管、半导体装置以及其制造方法。本专利技术例如涉及一种显示装置、发光装置、照明装置、蓄电装置、存储装置、处理器或电子设备。本专利技术涉及一种显示装置、液晶显示装置、发光装置、存储装置或电子设备的制造方法。本专利技术涉及一种半导体装置、显示装置、液晶显示装置、发光装置、存储装置或电子设备的驱动方法。注意，本专利技术的一个方式不局限于上述
本说明书等所公开的专利技术的一个方式的
涉及一种物体、方法或制造方法。另外，本专利技术的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。在本说明书等中，半导体装置一般地是指能够通过利用半导体特性而工作的装置。显示装置、发光装置、照明装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
技术介绍
近年来，包括氧化物半导体的晶体管受到关注。氧化物半导体可以利用溅射法等形成，所以可以用于构成大型显示装置的晶体管的半导体。另外，因为可以改良包含非晶硅的晶体管的生产设备的一部分而利用，所以包含氧化物半导体的晶体管还具有可以抑制设备投资的优点。已知包含氧化物半导体的晶体管的泄漏电流在非导通状态下极小。例如，应用了包含氧化物半导体的晶体管的泄漏电流低的特性的低功耗CPU等已被公开(参照专利文献1)。[专利文献][专利文献1]日本专利申请公开第2012-257187号公报
技术实现思路
本专利技术的一个方式的目的之一是提供一种寄生电容小的晶体管。本专利技术的另一个方式的目的之一是提供一种频率特性高的晶体管。本专利技术的另一个方式的目的之一是提供一种电特性良好的晶体管。本专利技术的另一个方式的目的之一是提供一种电特性稳定的晶体管。本专利技术的另一个方式的目的之一是提供一种关态电流(off-state current)低的晶体管。本专利技术的另一个方式的目的之一是提供一种新颖的晶体管。本专利技术的另一个方式的目的之一是提供一种包括上述晶体管的半导体装置。本专利技术的另一个方式的目的之一是提供一种工作速度快的半导体装置。本专利技术的另一个方式的目的之一是提供一种新颖的半导体装置。本专利技术的另一个方式的目的之一是提供一种包括上述半导体装置的模块。本专利技术的另一个方式的目的之一是提供一种包括上述半导体装置或上述模块的电子设备。注意，对上述目的的描述并不妨碍其他目的的存在。本专利技术的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图及权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。(1)本专利技术的一个方式是一种晶体管，包括氧化物半导体、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体。第一导电体包括第一区域、第二区域以及第三区域。第一区域具有第一导电体与氧化物半导体隔着第一绝缘体相互重叠的区域，第二区域具有第一导电体与第二导电体隔着第一绝缘体及第二绝缘体相互重叠的区域，第三区域具有第一导电体与第三导电体隔着第一绝缘体及第二绝缘体相互重叠的区域。氧化物半导体包括第四区域以及第五区域。第四区域具有氧化物半导体与第二导电体相互接触的区域，并且，第五区域具有氧化物半导体与第三导电体相互接触的区域。(2)本专利技术的一个方式是一种半导体装置，包括p沟道型晶体管以及n沟道型晶体管。p沟道型晶体管的源极或漏极与n沟道型晶体管的源极或漏极电连接，p沟道型晶体管的栅极与n沟道型晶体管的栅极电连接。p沟道型晶体管在沟道形成区域中包含硅，并且，n沟道型晶体管是(1)所述的晶体管。(3)本专利技术的一个方式是(2)所述的半导体装置，其中p沟道型晶体管使用其顶面的结晶面包括(110)面的区域的硅衬底形成。(4)本专利技术的一个方式是(2)或(3)所述的半导体装置，其中p沟道型晶体管的沟道形成区域具有浓度梯度，使得赋予n型导电性的杂质浓度向该沟道形成区域的表面附近增高。(5)本专利技术的一个方式是(2)至(4)之中任一个所述的半导体装置，其中p沟道型晶体管的栅极包括功函数为4.5eV或更大的导电体。(6)本专利技术的一个方式是(2)至(5)之中任一个所述的半导体装置，其中氧化物半导体包含铟。(7)本专利技术的一个方式是(2)至(6)之中任一个所述的半导体装置，其中氧化物半导体包括第一氧化物半导体层、第二氧化物半导体层以及第三氧化物半导体层，并具有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层相互重叠的区域。注意，在本专利技术的一个方式的半导体装置中，也可以使用其他半导体代替氧化物半导体。本专利技术能够提供一种寄生电容小的晶体管。能够提供一种频率特性高的晶体管。能够提供一种电特性良好的晶体管。能够提供一种电特性稳定的晶体管。能够提供一种关态电流低的晶体管。能够提供一种新颖的晶体管。能够提供一种包括上述晶体管的半导体装置。能够提供一种工作速度快的半导体装置。能够提供一种新颖的半导体装置。能够提供一种包括上述半导体装置的模块。此外，能够提供一种包括上述半导体装置或上述模块的电子设备。注意，对上述效果的描述并不妨碍其他效果的存在。本专利技术的一个方式并不需要实现所有上述效果。除上述效果外的效果从说明书、附图及权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。附图说明在附图中：图1A和图1B是示出本专利技术的一个方式的晶体管的俯视图及截面图；图2A至图2D是示出本专利技术的一个方式的晶体管的一部分的截面图；图3A和图3B是本专利技术的一个方式的晶体管的截面图及能带图；图4A和图4B是示出本专利技术的一个方式的晶体管的截面图；图5A和图5B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图6A和图6B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图7A和图7B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图8A和图8B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图9A和图9B是示出本专利技术的一个方式的晶体管的制造方法的俯视图及截面图；图10A和图10B是示出本专利技术的一个方式的晶体管的截面图；图11A和图11B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图12A和图12B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图13A和图13B是示出本专利技术的一个方式的晶体管的制造方法的截面图；图14A和图14B是本专利技术的一个方式的半导体装置的电路图；图15是示出本专利技术的一个方式的半导体装置的截面图；图16是示出本专利技术的一个方式的半导体装置的截面图；图17是示出本专利技术的一个方式的半导体装置的截面图；图18A和图18B是本专利技术的一个方式的存储装置的电路图；图19是示出本专利技术的一个方式的CPU的方框图；图20是本专利技术的一个方式的存储元件的电路图；图21A至图21C是本专利技术的一个方式的显示装置的俯视图及电路图；图22A至图22F示出本专利技术的一个方式的电子设备。具体实施方式下面，将参照附图对本专利技术的实施方式进行详细的说明。注意，本专利技术不局限于以下说明，所属
的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外，本专利技术不应该被解释为仅限定在实施方式和实施例所记载的内容中。当利用附图说明专利技术结构时，表示相同部分的附图标记在不同的附图中共同使用。注意，有时使用相同的阴影图案表示相同的部分，而不特别附加附图标本文档来自技高网...

【技术保护点】
一种晶体管，包括：氧化物半导体；第一导电体；第二导电体；第三导电体；第一绝缘体；以及第二绝缘体，其中，所述第一导电体包括第一区域、第二区域以及第三区域，所述第一区域包括所述第一导电体隔着所述第一绝缘体而与所述氧化物半导体重叠的区域，所述第二区域包括所述第一导电体隔着所述第一绝缘体及所述第二绝缘体而与所述第二导电体重叠的区域，所述第三区域包括所述第一导电体隔着所述第一绝缘体及所述第二绝缘体而与所述第三导电体重叠的区域，所述氧化物半导体包括第四区域以及第五区域，所述第四区域包括所述氧化物半导体与所述第二导电体接触的区域，并且，所述第五区域包括所述氧化物半导体与所述第三导电体接触的区域。

【技术特征摘要】
【国外来华专利技术】2014.03.28 JP 2014-0695341.一种晶体管，包括：氧化物半导体；第一导电体；第二导电体；第三导电体；第一绝缘体；以及第二绝缘体，其中，所述第一导电体包括第一区域、第二区域以及第三区域，所述第一区域包括所述第一导电体隔着所述第一绝缘体而与所述氧化物半导体重叠的区域，所述第二区域包括所述第一导电体隔着所述第一绝缘体及所述第二绝缘体而与所述第二导电体重叠的区域，所述第三区域包括所述第一导电体隔着所述第一绝缘体及所述第二绝缘体而与所述第三导电体重叠的区域，所述氧化物半导体包括第四区域以及第五区域，所述第四区域包括所述氧化物半导体与所述第二导电体接触的区域，并且，所述第五区域包括所述氧化物半导体与所述第三导电体接触的区域。2.一种半导体装置，包括：p沟道型晶体管；以及n沟道型晶体管，其中，所述p沟道型晶体管的源极和漏极中的一个与所述n沟道型晶体管的源极和漏极中的一个电连接，所述p沟道型晶体管的栅极与所述n沟道型晶体管的栅极电连接，所述p沟道型晶体管在沟道形成区域中包含硅，并且，所述n沟道型晶体管是权利要求1所述的晶体管。3.根据权利要求2所述的半导体装置，其中所述p沟道型晶体管使用其顶面的结晶面包括(110)面的区域的硅衬底形成。4.根据权利要求2所述的半导体装置，其中所述p沟道型晶体管的所述沟道形成区域具有浓度梯度，使得赋予n型导电性的杂质浓度向所述沟道形成区域的表面附近增高。5.根据权利要求2所述的半导体装置，其中所述p沟道型晶体管的所述栅极包括功函数为4.5eV或更大的导电体。6.根据权利要求2所述的半导体装置，其中所述氧化物半导体包含铟。7.根据权利要求2所述的半导体装置，其中所述氧化物半导体包括第一氧化物半导体层、第二氧化物半导体层以及第三氧化物半导体层，并且所述氧化物半导体包括所述第一氧...

【专利技术属性】
技术研发人员：山崎舜平，坂仓真之，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP