高击穿n型埋层制造技术

在所述示例中，半导体器件(100)具有通过以高剂量和低能量将锑和/或砷注入到p型第一外延层(104)中，并且以低剂量和高能量注入磷形成的n型埋层(108)。热驱动过程扩散和激活重掺杂剂和磷二者。锑和砷不显著扩散，保持用于埋层(108)的主层(114)的窄分布。磷扩散以提供在主层(114)下方的几微米厚的轻掺杂层(120)。外延p型层(106)在埋层(108)上方生长。

High breakdown n type buried layer

In the example, a semiconductor device (100) has a n type buried layer () formed by injecting antimony and / or arsenic into a p type first epitaxial layer () at a high dose and low energy and injecting phosphorus at a low dose and high energy. Thermally driven diffusion and activation of heavy dopants and phosphorus two. Antimony and arsenic are not significantly diffused, maintaining a narrow distribution of the main layer (114) of the buried layer (108). Phosphorus diffusion to provide a light doped layer (120) of a few microns thick below the main layer (114). The epitaxial p layer (106) grows above the buried layer (108).

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体器件，并且更具体地涉及在半导体器件中的埋层。
技术介绍
示例半导体器件包含在p型衬底中的n型埋层。埋层偏置为80伏特以上的高电压，以为埋层上方的衬底中的部件提供高电压下的隔离操作。在埋层的底表面处，pn结显示出不期望的漏电流和低击穿。
技术实现思路
在所述示例中，半导体器件具有在p型第一外延层上方和p型第二外延层下方的n型埋层。埋层是通过以高剂量和低能量将重n型掺杂剂(锑和/或砷)注入到p型第一外延层中，并且以低剂量和高能量注入更轻的n型掺杂剂磷来形成的。热驱动过程扩散并激活重掺杂剂和磷二者。重掺杂剂不显著扩散，有利地保持用于埋层的主层的窄分布(narrow profile)。磷扩散以有利地提供在主层下方的几微米厚的轻掺杂层。附图说明图1是一种包含高电压n型埋层的示例半导体器件的横截面。图2A至2F是以制造的连续阶段示出的一种半导体器件的横截面，类似于图1的半导体器件。图3A至3F是以制造的连续阶段描绘的包含高电压局部n型埋层的另一个示例半导体器件的横截面。图4是包含高电压n型埋层的一种替代示例半导体器件的横截面。具体实施方式下面的共同未决专利申请通过引用被合并于此：申请号US 14/555,209；申请号US 14/555,300；以及申请号US 14/555,359。图1是一种包含高电压n型埋层的示例半导体器件的横截面。半导体器件100具有衬底102，其包括诸如单晶硅的半导体材料的第一外延层104。衬底102还包括在第一外延层104上布置的第二外延层106。第二外延层106包括可以具有与第一外延层104相同的组合物的半导体材料。n型埋层108布置在衬底102中的第一外延层104和第二外延层106之间的边界处，延伸到第一外延层104和第二外延层106。紧接n型埋层108下方的第一外延层104被称为下层110。下层110是p型，并且具有5欧姆厘米(ohm-cm)至10ohm-cm的电阻率。在n型埋层108上方的第二外延层106被称为上层112。上层112是p型，并且具有5ohm-cm至10ohm-cm的电阻率。n型埋层108包括主层114，其跨越第一外延层104和第二外延层106之间的边界，延伸到第一外延层104中至少一微米，并且延伸到第二外延层106中至少一微米。主层114具有大于5×1018cm-3的平均掺杂密度。在主层114中至少50百分比的n型掺杂剂是砷和/或锑。主层114的顶表面116在衬底102的顶表面118下方至少5微米。主层114的顶表面116可以在衬底102的顶表面118下方8微米到12微米。n型埋层108包括在主层114下方延伸至少2微米的轻掺杂层120。轻掺杂层120布置在下层110上方的第一外延层104中。轻掺杂层120具有1×1016cm-3至1×1017cm-3的平均掺杂密度。在轻掺杂层120中至少90百分比的n型掺杂剂是磷。n型埋层108可以如图1所示基本上横跨半导体器件100延伸。在半导体器件100的操作期间，n型埋层108可以偏置到高于下层110的80伏特至110伏特。具有轻掺杂层120的n型埋层108的结构可有利地防止在n型埋层108和下层110之间的pn结的击穿，并且可有利地提供期望的低水平的漏电流。此外，具有主层114的n型埋层108的结构有利地提供低薄层电阻以对在n型埋层108上方的上层112中的部件保持均匀偏压。半导体器件100可以包括深沟槽结构122，其延伸通过上层112，通过n型埋层108，并进入下层110。深沟槽结构122包括介电内衬(liner)124，包括接触衬底102的半导体材料的二氧化硅。深沟槽结构122还可以包括导电的填充材料126，诸如在介电内衬124上的多晶的硅(被称为多晶硅)。具有轻掺杂层120的n型埋层108的结构特别有利地防止在介电内衬124处n型埋层108和下层110之间的pn结的击穿。深沟槽结构122可具有如在图1中描绘的闭环配置，以使得上层112的一部分128通过深沟槽结构122与剩余上层112电隔离，并且通过n型埋层108与下层110电隔离。上层112的部分128中的部件可相对于在深沟槽结构122外侧的剩余上层112中的部件以85伏特至110伏特而有利地操作。图2A至2F是以制造的连续阶段示出的一种半导体器件的横截面，类似于图1的半导体器件。参照图2A，半导体器件100的制造以第一外延层104开始。例如，第一外延层104可以是在重掺杂单晶硅晶片上外延层堆叠的顶部部分。第一外延层104是具有5ohm-cm至10ohm-cm的电阻率的p型。衬垫氧化物层130诸如通过热氧化形成在第一外延层104上方。N型掺杂剂132被注入到第一外延层104中，以形成第一注入层134。n型掺杂剂包括至少50百分比的砷和/或锑。在本示例的一个版本中，n型掺杂剂132可以基本上全部是锑，如图2A所示。n型掺杂剂132以大于5×1014cm-2(诸如1×1015cm-2至5×1015cm-2)的剂量被注入。n型掺杂剂132中的锑可以在小于50keV的能量下被注入。n型掺杂剂132中的砷可以在小于40keV的能量下被注入。参照图2B，磷136注入到第一外延层104中以在第一注入层134下方形成第二注入层138。磷136以1×1013cm-2至1×1014cm-2的剂量并且以高于100keV的能量注入。参照图2C，第一热驱动过程140加热第一外延层104至1150℃到1225℃的温度至少30分钟。第一热驱动过程140可在具有氧化环境的炉中执行，这增加了衬垫氧化物层130的厚度。第一热驱动过程140导致在第一注入层134中注入的n型掺杂剂和第二注入层138中注入的磷更深地扩散进入第一外延层104中。在第二注入层138中的磷比在第一注入层134中的砷和锑更远地扩散到第一外延层104中。随后，衬垫氧化物层130诸如通过使用缓冲的氢氟酸的稀释水溶液的湿刻蚀来去除。参照图2D，外延过程在第一外延层104上生长第二外延层106。外延过程可使用硅烷、二氯硅烷，或其它含硅试剂。在外延过程期间，在图2C的第一注入层134中的n型掺杂剂扩散进入第二外延层106中，以形成n型埋层108的主层114。主层114跨越在第一外延层104和第二外延层106之间的边界。图2C的第二注入层138中的磷形成n型埋层108的轻掺杂层120。外延过程可使用含硼试剂(诸如二硼烷)，以提供在第二外延层106中的p型掺杂。可替代地，在完成外延过程之后，p型掺杂剂(诸如硼)可以注入到第二外延层106中。第一外延层104和第二外延层106提供衬底102的顶部部分。参照图2E，第二热驱动过程142加热衬底102至1125℃到1200℃的温度至少120分钟。第二热驱动过程142可在具有轻微氧化环境的炉中执行。当完成第二热驱动时，n型埋层108的主层114延伸到第一外延层104中至少一微米，并且延伸到第二外延层106中至少一微米，并且轻掺杂层120延伸到主层114下方至少2微米。在主层114中的平均掺杂大于5×1018cm-3。在轻掺杂层120中的平均掺杂为1×1016cm-3至1×1017cm-3。参照图2F，深沟槽结构122可在图2E的第二热驱动过程142之后通过在本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，其包括p型半导体材料；以及n型埋层，其布置在所述衬底中；所述n型埋层包括：具有大于5×1018cm‑3平均掺杂密度的2微米至10微米厚的主层，其中在所述主层中的至少50百分比的n型掺杂剂选自由锑和砷组成的组，以及其中所述主层的顶表面在所述衬底的顶表面下方至少5微米；以及轻掺杂层在所述主层下方延伸至少2微米，所述轻掺杂层具有1×1016cm‑3至1×1017cm‑3的平均掺杂密度，其中在轻掺杂层中的至少90百分比的n型掺杂剂是磷。

【技术特征摘要】
【国外来华专利技术】2014.04.25 US 61/984,205;2014.11.26 US 14/555,3301.一种半导体器件，包括：衬底，其包括p型半导体材料；以及n型埋层，其布置在所述衬底中；所述n型埋层包括：具有大于5×1018cm-3平均掺杂密度的2微米至10微米厚的主层，其中在所述主层中的至少50百分比的n型掺杂剂选自由锑和砷组成的组，以及其中所述主层的顶表面在所述衬底的顶表面下方至少5微米；以及轻掺杂层在所述主层下方延伸至少2微米，所述轻掺杂层具有1×1016cm-3至1×1017cm-3的平均掺杂密度，其中在轻掺杂层中的至少90百分比的n型掺杂剂是磷。2.根据权利要求1所述的半导体器件，其中所述p型半导体材料具有5ohm-cm至10ohm-cm的电阻率。3.根据权利要求1所述的半导体，其中在所述主层中的至少50百分比的n型掺杂剂是锑。4.根据权利要求1所述的半导体器件，其中所述n型埋层基本上横跨所述半导体器件延伸。5.根据权利要求1所述的半导体器件，其中所述n型埋层是横跨所述半导体器件的仅一部分而延伸的局部n型埋层。6.根据权利要求1所述的半导体器件，包括延伸通过所述n型埋层的布置在所述衬底中的深沟槽结构，所述深沟槽结构包括具有接触所述衬底的二氧化硅的介电内衬。7.根据权利要求6所述的半导体器件，其中所述深沟槽结构具有闭环配置。8.根据权利要求6所述的半导体器件，包括在所述衬底中布置的邻接所述深沟槽结构并且向下延伸到所述n型埋层的n型自对准散热片。9.根据权利要求1所述的半导体器件，包括在所述衬底中布置的延伸到所述n型埋层的n型散热片，所述n型散热片具有闭环配置。10.一种形成半导体器件的方法，包括：提供包括p型半导体材料的衬底的第一外延层；以大于5×1014cm-2的剂量将n型掺杂剂注入到所述第一外延层中，所述n型掺杂剂选自由砷和磷组成的组；以1×1013cm-2至1×1014cm-2的剂量并且...

【专利技术属性】
技术研发人员：S·P·彭哈卡，B·胡，H·L·爱德华兹，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US