具有解耦合电容器的非对称致密浮置栅极非易失性存储器制造技术

具有一个或多个有源区域的非易失性储存器(“NVM”)，该一个或多个有源区域被电容耦合到浮置栅极但是与源极和漏极二者分离。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行CHEI(或者IHEI)，由此减少用于向位单元提供电流的电荷泵的需要，最终减小位单元的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器的空间要求。位单元也可以根据在源极、漏极和电容器处所施加的电压由CHEI(或IHEI)操作或者单独地由BTBT操作。

【技术实现步骤摘要】
【国外来华专利技术】具有解耦合电容器的非对称致密浮置栅极非易失性存储器
本公开总体涉及非易失性存储器领域，特别地涉及非易失性存储器位单元布局。
技术介绍
非易失性存储器(NVM)指的是在未被供电时持久地存储信息位的存储器。非易失性存储器位单元(NVM位单元)存储单个数据位。一些类型的NVM位单元使用具有浮置栅极的晶体管来实现。驻留在浮置栅极上的电荷量确定位单元存储逻辑“1”还是逻辑“0”。浮置栅极被称作“浮置”，这是因为栅极通过氧化物或电介质而与周围部分电隔离。一些NVM可以在位单元中存储不止一个状态。为了扩展应用并且减小存储器器件的成本，希望在给定区域中容纳大量位单元。也希望减少通过使用标准的互补金属氧化物半导体制造工艺(“CMOS工艺”)制作每个位单元的成本。当前可用的存储器器件包括EEPROM和eFLASH，二者均具有缺点。当前，eFLASH具有非常小的位单元，但是需要除了标准CMOS工艺之外的步骤，这增加了生产位单元的成本并且可能改变所生产的器件的性能和特性。EEPROM与标准CMOS工艺兼容，但是具有相当大的位单元，并且因此仅适用于低位数量的存储器。
技术实现思路
实施例涉及具有一个或多个有源区域的非易失性存储器(“NVM”)位单位，该一个或多个有源区域被电容耦合到浮置栅极但是与源极和漏极二者分离。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行沟道热电子注入(“CHEI”)或者冲击电离热电子注入(“IHEI”)，由此减小了电荷泵的尺寸，在一些情况下甚至不需要电荷泵提供电流至位单元，从而能减小位单元的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器接触的空间要求。取决于在源极、漏极和电容器处施加的电压，位单元还可以通过CHEI(或IHEI)进行操作并且由带带隧穿(BTBT)分离。在一个示例实施例中，非易失性存储器位单元包括在衬底中的第一有源区域，第一有源区域包括源极和漏极。第二有源区域也存在于衬底中，其中第二有源区域通过非导电区域与第一有源区域分离。浮置栅极位于第一有源区域上方而在源极和漏极之间。浮置栅极也位于第二有源区域和非导电区域上方。电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第二有源区域上方的部分构成，第二极板由第二有源区域的在浮置栅极下方的部分构成。电容器与源极和漏极分离。在另一示例实施例中，非易失性存储器位单元包括在衬底中的第一有源区域，第一有源区域包括源极和漏极。第二有源区域也存在于衬底中，并且通过第一非导电区域与第一有源区域分离。第三有源区域也存在于衬底中，并且通过第二非导电区域与第一有源区域和第二有源区域分离。浮置栅极位于第一有源区域上方而在源极和漏极之间。浮置栅极也位于第二有源区域、第三有源区域和两个非导电区域上方。电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第二有源区域上方的部分构成，第二极板由第二有源区域的在浮置栅极下方的部分构成。附加地，带带隧穿(BTBT)电容器由第一极板和第二极板形成，第一极板由浮置栅极的在第三有源区域上方的部分构成，第二极板由第三有源区域的在浮置栅极下方的部分构成。附图说明图1A图示了根据一个实施例的NVM位单元的顶视图。图1B和图1C是根据一个实施例的NVM位单元的截面图。图1D是根据一个实施例的成对的NVM位单元的电路图。图1E是根据一个实施例的成对的NVM位单元的顶视图。图2A是根据一个实施例的成对的NVM位单元阵列的电路图。图2B是根据一个实施例的成对的NVM位单元阵列的顶视图。图2C是根据一个实施例的具有金属层的成对的NVM位单元阵列的顶视图。图3A是根据一个实施例的具有修改的电容器结构的NVM位单元的顶视图。图3B是根据一个实施例的具有含有附加的光刻注入的修改的电容器结构的NVM位单元的顶视图。图3C是根据一个实施例的具有额外的金属接触的NVM位单元的电路图。图4A是根据一个实施例的NVM位单元的顶视图。图4B是根据一个实施例的成对的NVM位单元的电路图。图4C是根据一个实施例的成对的NVM位单元的顶视图。图5A是根据一个实施例的成对的NVM位单元阵列的电路图。图5B是根据一个实施例的成对的NVM位单元阵列的顶视图。图5C是根据一个实施例的具有金属层的成对的NVM位单元阵列的顶视图。图6是根据一个实施例的具有修改的电容器结构的成对的NVM位单元阵列的顶视图。图7是图示了根据一个实施例的集成电路的设计和制作中的各种操作的流程图。具体实施方式实施例涉及具有一个或多个有源区域的非易失性储存器(“NVM”)位单元，一个或多个有源区域被电容耦合到浮置栅极但是从源极和漏极二者电解耦合。包括与源极和漏极分离的电容器允许对浮置栅极的电压的改进控制。这继而允许以比在现有的位单元中高得多的效率执行CHEI(或IHEI)，由此减小了向位单元提供电流所需的电荷泵的尺寸，从而减小了存储器的总尺寸。位单元可以成对构建，进一步减小了每个位单元的空间要求，由此缓解了单独的电容器接触的空间要求。取决于在源极、漏极和电容器处所施加的电压，位单元也可以由CHEI(或IHEI)以及由BTBT单独地操作。位单元可以使用标准的互补金属氧化物半导体制造工艺(“CMOS工艺”)来创建。在本文中所描述的“NVM位单元”、“位单元”或“位”指的是CMOS类型(即基于晶体管)的非易失性存储器。CMOSNVM位单元与其它类型的NVM存储器不同，诸如存在于软盘中的磁存储器或存在于CD或DVD中的光存储器。NVM位单元使用CMOS工艺来生产，CMOS工艺包括在制造设施(“fab”)中的多个工艺步骤。解耦合电容器位单元图1图示了根据一个实施例的NVM位单元的顶视图。位单元100被体现为P型或N型浮置栅极MOSFET。位单元100包括浮置栅极106，浮置栅极106横贯两个分离的有源区域114a、114b，有源区域114a、114b通过非导电区域112彼此分离。非导电区域112也可以包围有源区域114a、114b。第一有源区域114a包括位单元的源极102和漏极104二者。源极102和漏极104通过在浮置栅极106下方的沟道区域108分离。浮置栅极106也至少部分地(partway)在第二有源区域114b之上延伸。第二有源区域114b之上的浮置栅极106的表面区域覆盖被成形为使得在注入工艺期间电荷载流子向第二有源区域114b中的离子注入能够穿透浮置栅极106的驻留在第二有源区域114b之上的部分的下方。在一个实施例中，浮置栅极106的宽度140在阈值以下，使得电荷载流子向第二有源区域114b中的离子注入能够在浮置栅极106的驻留在第二有源区域114b之上的部分的下方穿透。在一个实施例中，这些注入的电荷载流子完全(alltheway)穿透浮置栅极106下方。因此，形成了电容器110，其中电容器的第一极板是浮置栅极106，并且电容器的第二极板是第二有源区域114b。位单元100具有三个单独的电接触，其可以向位单元施加电压，由此影响浮置栅极106上的电荷。源极102耦合到第一接触116a，漏极104耦合到第二接触116b，并且电容器110耦合到第三接触116c。图1B和图1C是根据一个实施例的NVM位本文档来自技高网...

【技术保护点】
一种非易失性存储器位单元，包括：在衬底中的第一有源区域，所述第一有源区域包括源极和漏极；第二有源区域，通过第一非导电区域与所述第一有源区域分离；第三有源区域，通过第二非导电区域与所述第一有源区域和所述第二有源区域分离；浮置栅极，位于所述第一有源区域上方而在所述源极和所述漏极之间、位于所述第二有源区域上方、所述第三有源区域上方以及两个非导电区域上方；电容器，包括第一极板和第二极板，所述电容器与所述源极和所述漏极分离，所述第一极板包括所述浮置栅极的在所述第二有源区域上方的部分，并且所述第二极板包括所述第二有源区域的在所述浮置栅极下方的部分；以及带带隧穿(BTBT)电容器，包括第一极板和第二极板，所述BTBT电容器与所述源极和所述漏极分离，所述第一极板包括所述浮置栅极的在所述第三有源区域上方的部分，并且所述第二极板包括所述第三有源区域的在所述浮置栅极下方的部分。

【技术特征摘要】
【国外来华专利技术】2012.01.30 US 13/361,8011.一种非易失性存储器位单元，包括：晶体管，其包括：在衬底中的第一有源区域，所述第一有源区域包括源极和漏极，以及位于所述第一有源区域上方的浮置栅极的第一部分，所述浮置栅极的所述第一部分位于所述源极和所述漏极之间；电容器，其包括：第一极板，包括在所述衬底中的第二有源区域上方的所述浮置栅极的第二部分，并且第二极板包括所述第二有源区域；以及带带隧穿(BTBT)器件，其包括：在所述衬底中的第三有源区域上方的所述浮置栅极的第三部分，所述第三有源区域，所述第一有源区域、所述第二有源区域和所述第三有源区域通过被形成在所述衬底上的至少一个非导电区域彼此分离，在所述第三有源区域中的第一注入区域，其部分地在所述浮置栅极的所述第三部分下方延伸，所述第一注入区域具有第一导电类型，以及在所述第三有源区域中的带带隧穿(BTBT)注入区域，其在所述浮置栅极的所述第三部分下方侧向地比所述第一注入区域更进一步地延伸，所述带带隧穿(BTBT)注入区域具有与所述第一导电类型相反极性的第二导电类型。2.根据权利要求1所述的非易失性存储器位单元，其中所述带带隧穿(BTBT)注入区域被配置用于向所述第三有源区域施加电压时有助于带带隧穿(BTBT)。3.根据权利要求1所述的非易失性存储器位单元，其中所述带带隧穿(BTBT)注入区域包括利用两种不同的注入形成的晕环区域。4.根据权利要求3所述的非易失性存储器位单元，其中所述晕环区域包括源极漏极注入部和晕环注入部。5.根据权利要求1所述的非易失性存储器位单元，其中所述第二有源区域包括电荷载流子的注入，所述电荷载流子的注入包括源极漏极延伸注入和轻掺杂漏极(LDD)注入中的至少一项。6.根据权利要求5所述的非易失性存储器位单元，其中所述电荷载流子的注入被配置用于在所述浮置栅极的在所述第二有源区域之上的整个部分之下注入电荷载流子。7.根据权利要求1所述的非易失性存储器位单元，其中所述浮置栅极的所述第二部分包括小于或等于指定宽度的宽度，在所述指定宽度处电荷载流子的附加注入被防止穿透在所述浮置栅极的所述第二部分下方的沿着所述指定宽度的整个距离。8.根据权利要求1所述的非易失性存储器位单元，其中所述第一有源区域包括源极漏极延伸注入部和轻掺杂漏极(LDD)注入部中的至少...

【专利技术属性】
技术研发人员：A·E·霍奇，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：美国;US