通用型测试平台及其测试方法技术

技术编号:14117604 阅读:44 留言:0更新日期:2016-12-08 01:11
本发明专利技术提供一种通用型测试平台及其测试方法,包括主机、控制板、现场可编辑逻辑门阵列板、多个第二连接埠、多个插座板以及插接至这些插座板的多个NAND快闪存储器。控制板电性连接至主机,且具有多个第一连接埠。这些第二连接埠成对设置于现场可编辑逻辑门阵列板的相对两侧,其中位于现场可编辑逻辑门阵列板的其中一侧的各个第二连接埠电性连接至对应的第一连接埠,且各个插座板的两第三连接埠电性连接至位于现场可编辑逻辑门阵列板的另一侧的任两相邻的第二连接埠。另提出一种前述通用型测试平台的测试方法。本发明专利技术提供的通用型测试平台及其测试方法,可用于测试不同型号的控制器,有助于提高控制器的测试效率。

【技术实现步骤摘要】

本专利技术是有关于一种测试平台及其测试方法,且特别是有关于一种通用型测试平台及其测试方法
技术介绍
目前芯片厂商在对某一类芯片进行出厂前测试时,可以通过搭建专门的测试电路来实现,但是对于在研发工作中同时需要使用多块芯片的测试者来说,逐一搭建专门的测试电路进行芯片检测的方法过于繁琐,效率很低,因此急需一种操作简便、能够提高芯片的测试效率的测试装置。
技术实现思路
本专利技术提供一种通用型测试平台及其测试方法,可用于测试不同型号的控制器,有助于提高控制器的测试效率。本专利技术提出一种通用型测试平台,包括主机、控制板、现场可编辑逻辑门阵列板、多个第二连接埠、多个插座板以及多个NAND快闪存储器。控制板电性连接至主机,且具有控制器以及至少一多倍数据速率同步动态随机存取存储器以及多个第一连接埠。现场可编辑逻辑门阵列板具有处理单元。这些第二连接埠成对设置于现场可编辑逻辑门阵列板的相对两侧,且位于现场可编辑逻辑门阵列板的其中一侧的各个第二连接埠电性连接至对应的第一连接埠。各个插座板具有两第三连接埠,并通过对应的前述两第三连接埠电性连接至位于现场可编辑逻辑门阵列板的另一侧的任两相邻的第二连接埠。这些NAND快闪存储器分别插接至这些插座板。在本专利技术的一实施例中,上述的控制板还具有第一连接器,主机通过第一连接器电性连接至控制板。在本专利技术的一实施例中,上述的第一连接埠包括多个第一测试连接埠以及第一信号获取连接埠。第二连接埠包括多个第二测试连接埠以及两第二信
号获取连接埠。第一测试连接埠与位于现场可编辑逻辑门阵列板的其中一侧的第二测试连接埠对应设置,且第一信号获取连接埠与位于现场可编辑逻辑门阵列板的其中一侧的第二信号获取连接埠对应设置。在本专利技术的一实施例中,上述的第一信号获取连接埠与至少一多倍数据速率同步动态随机存取存储器电性连接。在本专利技术的一实施例中,上述的第一连接埠还包括第一监控连接埠,第二连接埠还包括两第二监控连接埠。第一监控连接埠与位于现场可编辑逻辑门阵列板的其中一侧的第二监控连接埠对应设置。在本专利技术的一实施例中,上述的通用型测试平台还包括监控模块,电性连接至位于现场可编辑逻辑门阵列板的另一侧的第二监控连接埠,并通过位于现场可编辑逻辑门阵列板的其中一侧的第二监控连接埠以及第一监控连接埠而与控制板电性连接。本专利技术提出一种通用型测试平台的测试方法,包括以下步骤:提供多个插座板。将多个NAND快闪存储器电性连接至这些插座板。电性连接这些插座板与现场可编辑逻辑门阵列板。电性连接现场可编辑逻辑门阵列板与控制板。电性连接控制板与主机。利用主机发出指示信号至控制板。通过控制板上的控制器将指示信号转换为控制信号。将控制信号写入现场可编辑逻辑门阵列板的处理单元,并通过处理单元将控制信号分送至各个插座板,以测试各个插座板上的这些NAND快闪存储器。本专利技术提出一种通用型测试平台的测试方法,还包括以下步骤。电性连接监控模块与现场可编辑逻辑门阵列板,并利用处理单元对控制信号进行分析,且将控制信号的分析结果显示于监控模块。本专利技术提出一种通用型测试平台的测试方法,还包括以下步骤:使各个插座板上的NAND快闪存储器的测试结果显示于监控模块,以与显示于监控模块的控制信号的分析结果进行比对。基于上述,本专利技术的模块化的通用型测试平台及其测试方法可令测试者将待测试的控制器电性连接至控制板上,且将待测试的NAND快闪存储器电性连接至插座板上,并通过现场可编辑逻辑门阵列板电性连接控制板与插座板,以对多个插座板上的多个待测试的NAND快闪存储器分别进行测试。相较于现有的测试装置需针对不同型号的控制器逐一设计对应的线路配置,且
将控制器与NAND快闪存储器设置于同一块电路板的技术架构而言,本实施例的模块化的通用型测试平台及其测试方法可有效提高控制器的测试效率,并大幅降低测试成本。为让本专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。附图说明图1是本专利技术一实施例的测试平台的方块图;图2是图1的测试平台的部分结构侧视图;图3是图2的控制板的俯视图;图4是图2的现场可编辑逻辑门阵列板的俯视图;图5是图2的插座板的俯视图;图6是图1的测试平台的测试方法的流程图。附图标记说明:10、20:排线;100:通用型测试平台;110:主机;120:控制板;121:控制器;122:多倍数据速率同步动态随机存取存储器;123:第一连接埠;123a:第一测试连接埠;123b:第一信号获取连接埠;123c:第一监控连接埠;124:第一连接器;130:现场可编辑逻辑门阵列板;131:处理单元;140、141:第二连接埠;140a、141a:第二测试连接埠;140b、141b:第二信号获取连接埠;140c、141c:第二监控连接埠;150:插座板;151:第三连接埠;152:插接区;160:NAND快闪存储器;170:监控模块;S1~S10:步骤。具体实施方式图1是本专利技术一实施例的测试平台的方块图。图2是图1的测试平台的部分结构侧视图。图3是图2的控制板的俯视图,为求清楚表示与便于说明,图2示意地示出电性连接至现场可编辑逻辑门阵列板130的其中一个插座板150,并以虚线标示出被第二监控连接埠141c所遮挡的第二信号获取连接埠141b。请参考图1至图3,在本实施例中,通用型测试平台100包括主机110、控制板120、现场可编辑逻辑门阵列板130、多个第二连接埠140与141、多个插座板150以及多个NAND快闪存储器160,其中主机110可以是台式电脑或笔记本电脑,并可通过排线10连接到控制板120的第一连接器124,例如SATA或PCIe总线接口。详细而言,控制板120可具有控制器121、两个多倍数据速率同步动态随机存取存储器(DDRx SDRAM)122以及多个第一连接埠123,其中控制器121例如是SSD控制器,且分别与多倍数据速率同步动态随机存取存储器122、第一连接埠123以及第一连接器124电性连接。因此,主机110可通过第一连接器124电性连接至控制器121,以与控制器121进行NAND快闪存储器160的控制与存取。另一方面,多倍数据速率同步动态随机存取存储器122例如是双倍数据速率同步动态随机存取存储器、三倍数据速率同步动态随机存取存储器、四倍数据速率同步动态随机存取存储器或更高倍数的数据速率同步动态随机存取存储器,本专利技术对此不加以限制。图4是图2的现场可编辑逻辑门阵列板的俯视图。请参考图2至图4,现场可编辑逻辑门阵列板130可作为控制板120与这些插座板150的连接媒介,其中成对设置于现场可编辑逻辑门阵列板130的相对两侧的这些第二连
接埠140与141即作为其主要的连接接口。详细而言,第一连接埠123可包括多个第一测试连接埠123a以及第一信号获取连接埠123b,而第二连接埠140可包括多个第二测试连接埠140a以及第二信号获取连接埠140b,其中第一测试连接埠123a与第二测试连接埠140a对应设置,且第一信号获取连接埠123b与第二信号获取连接埠140b对应设置。相似地,第二连接埠141也可包括多个第二测试连接埠141a以及第二信号获取连接埠141b,其中第二测试连接埠140a与141a成对设置于现场可编辑逻辑门本文档来自技高网
...
通用型测试平台及其测试方法

【技术保护点】
一种通用型测试平台,其特征在于,包括:主机;控制板,电性连接至所述主机,所述控制板具有控制器以及至少一多倍数据速率同步动态随机存取存储器以及多个第一连接埠;现场可编辑逻辑门阵列板,具有处理单元;多个第二连接埠,成对设置于所述现场可编辑逻辑门阵列板的相对两侧,且位于所述现场可编辑逻辑门阵列板的其中一侧的各所述第二连接埠电性连接至对应的所述第一连接埠;以及多个插座板,具有两第三连接埠,各所述插座板通过对应的所述两第三连接埠电性连接至位于所述现场可编辑逻辑门阵列板的另一侧的任两相邻的该些第二连接埠;以及多个NAND快闪存储器,分别插接至该些插座板。

【技术特征摘要】
2015.02.24 TW 1041058591.一种通用型测试平台,其特征在于,包括:主机;控制板,电性连接至所述主机,所述控制板具有控制器以及至少一多倍数据速率同步动态随机存取存储器以及多个第一连接埠;现场可编辑逻辑门阵列板,具有处理单元;多个第二连接埠,成对设置于所述现场可编辑逻辑门阵列板的相对两侧,且位于所述现场可编辑逻辑门阵列板的其中一侧的各所述第二连接埠电性连接至对应的所述第一连接埠;以及多个插座板,具有两第三连接埠,各所述插座板通过对应的所述两第三连接埠电性连接至位于所述现场可编辑逻辑门阵列板的另一侧的任两相邻的该些第二连接埠;以及多个NAND快闪存储器,分别插接至该些插座板。2.根据权利要求1所述的通用型测试平台,其特征在于,所述控制板还具有第一连接器,所述主机通过所述第一连接器电性连接至所述控制板。3.根据权利要求1所述的通用型测试平台,其特征在于,该些第一连接埠包括多个第一测试连接埠以及第一信号获取连接埠,该些第二连接埠包括多个第二测试连接埠以及两第二信号获取连接埠,该些第一测试连接埠与位于所述现场可编辑逻辑门阵列板的其中一侧的该些第二测试连接埠对应设置,且所述第一信号获取连接埠与位于所述现场可编辑逻辑门阵列板的其中一侧的所述第二信号获取连接埠对应设置。4.根据权利要求3所述的通用型测试平台,其特征在于,所述第一信号获取连接埠与所述至少一多倍数据速率同步动态随机存取存储器电性连接。5.根据权利要求3所述的通用型测试平台,其特征在...

【专利技术属性】
技术研发人员:吴建颖杨松霖
申请(专利权)人:力成科技股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1