半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，该半导体元件包含一基底，一金属氧化物半导体晶体管设于基底上，以及一氧化物半导体晶体管邻近该金属氧化物半导体晶体管。其中金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于第一栅极结构两侧，氧化物半导体晶体管则包含一通道层，且该通道层的上表面低于金属氧化物半导体晶体管的第一栅极结构的上表面。

【技术实现步骤摘要】

本专利技术涉及一种制作半导体元件的方法，尤指一种形成氧化物半导体层之前或之后进行一紫外光臭氧脱氢(UV ozone dehydrogenation)制作工艺的方法。
技术介绍
近期将半导体薄膜设于一具有绝缘表面的基底上以形成晶体管的技术普遍受到注目，其中该晶体管可应用于例如集成电路或影像显示元件等各种电子元件中。目前广泛用来制作半导体薄膜的材料通常包含以硅为基础的半导体材料，而其中又以氧化物半导体更受到各界注目。一般而言，包含前述氧化物半导体薄膜的晶体管在电路呈现关闭状态(off state)时具有非常低的漏电流。然而，现今在整合具有氧化物半导体层的晶体管与一般具有金属栅极的金属氧化物半导体晶体管时仍遇到许多瓶颈，例如因制作流程过于复杂并造成成本增加等问题。因此如何改良现有包含氧化物半导体薄膜的晶体管元件的制作工艺即为现今一重要课题。
技术实现思路
本专利技术优选实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一底薄膜层，然后进行一第一紫外光处理，并形成一氧化物半导体层于该底薄膜层上，其中该氧化物半导体层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组。之后再进行一第二紫外光处理。本专利技术另一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一金属氧化物半导体晶体管，且该金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于该第一栅极结构两侧，然后形成一氧化物半导体晶体管邻近该金属氧化物半导体晶体管，该氧化物半导体晶体管包含一通道层，且该通道层的上表面低于该金属氧化物半导体晶体管的
该第一栅极结构的上表面。本专利技术又一实施例是公开一种半导体元件，其包含一基底，一金属氧化物半导体晶体管设于基底上，以及一氧化物半导体晶体管邻近该金属氧化物半导体晶体管。其中金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于第一栅极结构两侧，氧化物半导体晶体管则包含一通道层，且该通道层的上表面低于金属氧化物半导体晶体管的第一栅极结构的上表面。附图说明图1至图5为本专利技术优选实施例制作一半导体元件的方法示意图。主要元件符号说明12 基底 14 第一区域16 第二区域 18 栅极结构20 栅极介电层 22 栅极电极24 间隙壁 26 源极/漏极区域28 外延层 30 金属氧化物半导体晶体 管32 接触洞蚀刻停止层 34 材料层36 氧化物半导体层 38 源极层40 漏极层 42 栅极绝缘层44 栅极结构 46 氧化物半导体晶体管48 层间介电层 50 接触插塞52 通道层 54 浅沟隔离具体实施方式请参照图1至图5，图1至图5为本专利技术优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，基底12例如是硅基底、外延硅基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底等的半导体基底，但不以此为限。在本实施例中，基底12上优选定义有一第一区域14与一第二区域16，其中第一区域14优选于后续制作工艺中制作一金属氧化物半导体晶体管而第二区域16则优选用来制备一氧化物半导体晶体管或
薄膜晶体管。依据本专利技术的一实施例，基底12中可选择性形成多个掺杂阱(未绘示)或多个作为电性隔离之用的浅沟隔离(shallow trench isolation,STI)54，另外本实施例虽以平面型晶体管为例，但在其他变化实施例中，本专利技术的半导体制作工艺也可应用于非平面晶体管，例如是鳍状晶体管(Fin-FET)，此时，图1所标示的基底12即相对应代表为形成于一基底上的鳍状结构。接着形成一栅极结构18于第一区域14的基底12上，栅极结构18的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high-k first)制作工艺以及后栅极制作工艺的后栅极介电层(high-k last)制作工艺等方式制作完成。以本实施例的先栅极制作工艺为例，可依序形成一栅极介电层、一栅极材料层、一选择性硬掩模(图未示)于基底12上，然后利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分的硬掩模、部分栅极材料层及部分栅极介质层，接着剥除图案化光致抗蚀剂，以于基底12上形成一由图案化的栅极介电层20与栅极电极22所构成的栅极结构18。之后可形成一由氧化硅或氮化硅所构成的材料层于基底12上并覆盖栅极结构18，然后进行一回蚀刻制作工艺去除部分材料层以形成一间隙壁24于栅极结构18两侧。接着于间隙壁24两侧的基底12中形成一源极/漏极区域26及/或外延层28，选择性于源极/漏极区域26及/或外延层28的表面形成一金属硅化物(图未示)。至此即于第一区域14形成一金属氧化物半导体晶体管30。在本实施例中，栅极介电层20可包含二氧化硅(SiO2)、氮化硅(SiN)或高介电常数(high dielectric constant,high-k)材料；栅极电极22可包含金属材料、多晶硅或金属硅化物(silicide)等导电材料；栅极结构18上的硬掩模可选自由二氧化硅、氮化硅、碳化硅(SiC)或氮氧化硅(SiON)等所构成的群组，但不以此为限。接着形成一底薄膜层(base film)，例如一接触洞蚀刻停止层32覆盖基底12表面与栅极结构18，然后进行一第一紫外光处理，例如一紫外光臭氧脱氢(UV ozone dehydrogenation)制作工艺，以提升后续氧化物半导体层成长于接触洞蚀刻停止层32上的品质。随后可先选择性沉积一由氧化铝(Al2O3)所构成的材料层34于接触洞蚀
刻停止层32上，然后全面性覆盖一氧化物半导体层于氧化铝所构成的材料层34上，并利用一光刻暨蚀刻制作工艺去除部分氧化物半导体层，以于第二区域16的材料层34上形成一图案化的氧化物半导体层36，其中此氧化物半导体层36优选作为后续氧化物半导体晶体管的通道层。在本实施例中，接触洞蚀刻停止层32优选由氮化硅所构成，氧化物半导体层36优选选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组，但不局限于此。氧化物半导体形成后再进行一第二紫外光处理，例如另一道紫外光臭氧脱氢(UV ozone dehydrogenation)制作工艺，而此第二紫外光处理可实施于全面性覆盖未图案化的氧化物半导体层36之后且形成图案化的氧化物半导体层36之前或形成图案化的氧化物半导体层36之后。然后如图2所示，以化学气相沉积(例如等离子体辅助化学气相沉积)或物理气相沉积(例如离子溅镀)全面性覆盖一导电层(图未示)于材料层34上并完全覆本文档来自技高网...

【技术保护点】
一种制作半导体元件的方法，包含：提供一基底，该基底上具有一底薄膜层；进行一第一紫外光处理；形成一氧化物半导体层于该底薄膜层上，其中该氧化物半导体层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组；以及进行一第二紫外光处理。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一基底，该基底上具有一底薄膜层；进行一第一紫外光处理；形成一氧化物半导体层于该底薄膜层上，其中该氧化物半导体层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组；以及进行一第二紫外光处理。2.如权利要求1所述的方法，另包含：形成一金属氧化物半导体晶体管于该基底上；形成该底薄膜层于该金属氧化物半导体晶体管及该基底上；形成该氧化物半导体层于该底薄膜层上；形成一源极层及一漏极层于该氧化物半导体层两侧的该底薄膜层上；以及形成一栅极结构于该氧化物半导体层上。3.如权利要求2所述的方法，其中该底薄膜层包含一接触洞蚀刻停止层。4.如权利要求2所述的方法，另包含于形成该源极层及该漏极层后以及形成该栅极结构之前进行一第三紫外光处理。5.如权利要求4所述的方法，另包含于形成该栅极结构后进行一第四紫外光处理。6.如权利要求5所述的方法，其中各该第一紫外光处理、该第二紫外光处理、该第三紫外光处理及该第四紫外光处理包含一紫外光臭氧脱氢(UV ozone dehydrogenation)制作工艺。7.如权利要求1所述的方法，另包含于形成该栅极结构前形成一栅极氧化层于该底薄膜层、该源极层、该漏极层以及该氧化物半导体层上。8.一种制作半导体元件的方法，包含：提供一基底，该基底上具有一金属氧化物半导体晶体管，且该金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于该第一栅极结构两侧；以及形成一氧化物半导体晶体管邻近该金属氧化物半导体晶体管，该氧化物半导体晶体管包含一通道层，且该通道层的上表面低于该金属氧化物半导体晶体管的该第一栅极结构的上表面。9.如权利要求8所述的方法，另包含：形成一接触洞蚀刻停止层于该金属氧化物半导体晶体管及该基底上；形成该通道层于该接触洞蚀刻停止层上；形成一源极层以及一漏极层于该通道层两侧的该接触洞蚀刻停止层上；形成一栅极绝缘层于该...

【专利技术属性】
技术研发人员：许家福，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71