【技术实现步骤摘要】
【国外来华专利技术】
实施例涉及一种半导体器件和包括该半导体器件的半导体电路。
技术介绍
多个GaN功率器件,诸如异质结构场效应晶体管(HFET)和肖特基二极管可以是单片集成的。图1示出常规半导体电路。参照图1,半导体电路包括电感器L1、HFET Q、肖特基二极管D1和电容器C1。还示出了代表输出负载的电阻器R1。图2是示出图1所示肖特基二极管D1的电流-电压特性的曲线图。在图2中,横轴表示肖特基二极管D1的正向电压,纵轴表示肖特基二极管D1的正向电流。图1的半导体电路被实施为为一类升压变换器电路。参照图1,HFET Q响应于被施加到其栅极的偏置电压BV1而导通。当在HFET Q导通的状态下经由电感器L1施加输入电压VI时,肖特基二极管D1的阳极与参考电势之间的电压降可以是大约1V并且输出电压VO可以是大约400V。在此情况下,肖特基二极管D1阴极的电压比其阳极电压大,因此由于反偏压,肖特基二极管D1关断。然而,当HFET Q关断时,肖特基二极管D1的阳极与参考电势之间的电压降大于输出电压VO,因此肖特基二极管D1导通。于是,图1的半导体电路可以将输入电压VI增压至输出电压VO的期望电平。当HFET Q关断并且肖特基二极管D1导通时,由于肖特基二极管D1的漂移层(或沟道层)与衬底(未示出)之间的电势差引起的电场,背栅现象发生,从而肖特基二极管D1的漂移层部分耗尽。由于背栅现象,如图2所示,肖特基二极管D1的电阻超过正常值(曲线10),并且在由箭头(曲线20)指示的方向上增大。
技术实现思路
技术问题实施例提供一种不管背栅现象仍具有增强电流-电压特性的半导体器件以及包括该半导体器件 ...
【技术保护点】
一种半导体器件,包括:第二导电型衬底,包括第一第一导电型掺杂层;以及多个器件,在所述第二导电型衬底上,其中所述多个器件中的第一器件包括:第一氮化物半导体层,在所述第一第一导电型掺杂层上;第二氮化物半导体层,在所述第一导电型掺杂层与所述第一氮化物半导体层之间与所述第一氮化物半导体层共同形成第一异质结界面;第一接触,配置为被电连接到所述第一异质结界面;以及接触连接器,配置为将所述第一接触电连接至所述第一第一导电型掺杂层。
【技术特征摘要】
【国外来华专利技术】2013.12.02 KR 10-2013-01483311.一种半导体器件,包括:第二导电型衬底,包括第一第一导电型掺杂层;以及多个器件,在所述第二导电型衬底上,其中所述多个器件中的第一器件包括:第一氮化物半导体层,在所述第一第一导电型掺杂层上;第二氮化物半导体层,在所述第一导电型掺杂层与所述第一氮化物半导体层之间与所述第一氮化物半导体层共同形成第一异质结界面;第一接触,配置为被电连接到所述第一异质结界面;以及接触连接器,配置为将所述第一接触电连接至所述第一第一导电型掺杂层。2.根据权利要求1所述的半导体器件,其中所述多个器件中的第二器件包括:第三氮化物半导体层,在所述第二导电型衬底上;第四氮化物半导体层,在所述第二导电型衬底与所述第三氮化物半导体层之间与所述第三氮化物半导体层共同形成第二异质结界面;以及第二接触,配置为被电连接到所述第二异质结界面。3.根据权利要求1所述的半导体器件,其中所述第二导电型衬底还包括第二第一导电型掺杂层,所述第二第一导电型掺杂层被布置为环绕所述第一第一导电型掺杂层的边缘并且具有比所述第一第一导电型掺杂层的掺杂浓度低的掺杂浓度。4.根据权利要求2所述的半导体器件,其中所述第三氮化物半导体层与所述第一氮化物半导体层一体地形成。5.根据权利要求2所述的半导体器件,其中所述第四氮化物半导体层与所述第二氮化物半导体层一体地形成。6.根据权利要求2所述的半导体器件,还包括被配置为将所述第一接触电连接至所述第二接触的器件连接部。7.根据权利要求6所述的半导体器件,其中所述器件连接部、所述接触连接器、所述第一接触或所述第二接触的至少一部分一体地形成。8.根据权利要求1所述的半导体器件,其中所述第一氮化物半导体层和第二氮化物半导体层包括不同成份。9.根据权利要求1所述的半导体器件,其中所述第一氮化物半导体层和第二氮化物半导体层包括相同成份,所述第一氮化物半导体层和第二氮化物半导体层中所述成份的含量彼此不同。10.根据权利要求6所述的半导体器件,其中所述第一器件和第二器件中的每个包括肖特基二极管或异质结构场效应晶体管。11.根据权利要求10所述的半导体器件,其中所述第一接触包括:阴极,布置在所述第一氮化物半导体层上并且配置为被电连接至所述第一异质结界面;以及阳极,配置为被电连接至所述接触连接器、所述第一异质结界面和所述器件连接部。12.根据权利要求11所述的半导体器件,其中所述第二接触包括:漏接触,配置为被电连接至所述第二异质结界面的第一侧和所述器件连接部;源接触,配置为被电连接至所述第二异质结界面的第二侧;以及栅电极,在所述第三氮化物半导体层上,在所述漏接触与所述源接触之间。13.根据权利要求12所述的半导体器件,其中所述阳极、所述接触连接器、所述器件连接部或所述漏接触的至少一部分一体地形成。14.根据权利要求13所述的半导体器件,其中所述第一器件具有由所述栅电极环绕的平面形状。15.根据权利要求10所述的半导体器件,其中所述第一接触包括:第一漏接触,配置为被电连接至所述第一异质结界面的第一侧;第一源接触,配置为被电连接至所述第一异质结界面的第二侧、所述接触连接器和所述器件连接部;以及第一栅电极,被布置在所述第一氮化物半导体层上,在所述第一漏接触与所述第一源接触之间。16.根据权利要求15所述的半导体器件,其中所述第二接触包括:阳极,配置为被电连接至所述第二异质结界面的第一侧;以及阴极,配置为被电连接至所述第二异质结界面的第二侧和所述器件连接部。17.根据权利要求16所述的半导体器件,其中所述第一源接触、所述接触连接器、所述器件连接部或所述阴极的至少一部分一体地形成。18.根据权利要求15所述的半导体器件,其中所述第二接触包括:第二源接触,配置为被电连接至所述第二异质结界面的第一侧;第二漏接触,配置为被电连接至所述第二异质结界面的第二侧和所述器件连接部;以及第二栅电极,被布置在所述第三氮化物半导体层上,在所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。