半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构的形成方法，包括：提供半导体衬底，半导体衬底内形成有浅沟槽隔离结构和覆盖半导体衬底的第一介质层；在浅沟槽隔离结构上的第一介质层中形成第一伪金属栅结构和第二伪金属栅结构；在第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面；形成覆盖第一介质层和电阻材料层的第二介质层；刻蚀第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插塞。本发明专利技术的方法提高了第一插塞和第二插塞与电阻材料层的电接触性能。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及一种半导体结构及其形成方法。
技术介绍
半导体集成电路广泛应用于各种电子产品中，比如：手机、电脑、个人游戏装置、导航装置等。半导体集成电路是采用半导体制作工艺形成，例如，在晶圆上制作多个晶体管及电阻、电容等元件，并按照多层多层布线将元件组合成完整的电子电路。特别是在用于模拟电路和高压电缆的集成电路中，大量的电阻元件和晶体管形成在单一的芯片上，为了使得芯片的能耗降低，高精度和高阻值的电阻得到广泛的应用。重掺杂的多晶硅电阻在集成电路的制作中被广泛应用，然而多晶硅电阻难以精确控制，并且需要专门针对多晶硅的掺杂，使得芯片的制作成本增加。为此，业界提出了采用金属氮化物材料来形成高阻值的电阻，但是这种形式的电阻存在与插塞接触不良等问题。
技术实现思路
本专利技术解决的问题是怎样提高电阻与插塞的接触性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；形成覆盖所述浅沟槽隔离结构和半导体衬底的第一介质层，所述浅沟槽隔离结构上的第一介质层中形成有第一伪金属栅结构和第二伪金属栅结构，第一伪金属栅结构位于第二伪金属栅结构一侧；在所述第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅结构之间的第一介质层表面，所述电阻材料层作为电r>阻；形成覆盖所述第一介质层和电阻材料层的第二介质层；刻蚀所述第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插塞。可选的，所述第一伪金属栅结构和第二伪金属栅结构包括高K介质层和位于高K介质层上的金属层。可选的，所述第一伪金属栅结构和第二伪金属栅结构的形成过程为：在所述浅沟槽隔离结构上形成第一伪栅和第二伪栅；形成覆盖所述半导体衬底的第一介质层，所述第一介质层的表面与第一伪栅和第二伪栅的表面齐平；去除所述第一伪栅，形成第一开口，去除所述第二伪栅形成第二开口；在所述第一介质层表面以及第一开口和第二开口的侧壁和底部表面形成高K介质材料层；在所述高K介质材料层上形成金属材料层；平坦化去除第一介质层上的高K介质材料层和金属材料层，在第一开口中形成第一伪金属栅结构、在第二开口中形成第二伪金属栅结构。可选的，所述金属层和高K介质层之间还形成有功能层和隔离金属层，隔离金属层位于高K介质层层上，功能层位于隔离金属层上。可选的，所述电阻材料层为金属或金属氮化物。可选的，所述电阻材料层的材料为TiN、TaN、Ti、Ta或W，电阻材料层的厚度为10～500埃。本专利技术还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括若干第一区域和第二区域；在所述第一区域的半导体衬底中形成浅沟槽隔离结构；在所述浅沟槽隔离结构上形成第一伪栅和第二伪栅，在所述第二区域的半导体衬底上形成第三伪栅；形成覆盖所述半导体衬底和浅沟槽隔离结构表面以及第一伪栅、第二伪栅、第三伪栅侧壁表面的第一介质层，第一介质层的表面与第一伪栅、第二伪栅和第三伪栅的表面齐平；去除所述第一伪栅，形成第一开口，去除所述第二伪栅形成第二开口，去除所述第三伪栅，形成第三开口；在第一开口中形成第一伪金属栅结构，在第二开口中形成第二伪金属栅结构，在第三开口中形成金属栅结构；在所述第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅结构之间的第一介质层表面，所述电阻材料层作为电阻；形成覆盖所述第一介质层和电阻材料层的第二介质层；刻蚀第一区域上的第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插塞。可选的，在形成第一介质层之前，在第三伪栅两侧的第二区域的半导体衬底内形成晶体管的源区和漏区。可选的，在刻蚀第一区域上的第二介质层和电阻材料层形成第一通孔和第二通孔的同时，刻蚀第二区域的第二介质层和第一介质层，形成暴露出金属栅结构表面的第三通孔以及暴露出源区额漏区表面的第四通孔；在第一通孔和第二通孔中填充金属的同时，在第三通孔中填充金属形成第三插塞，在第四通孔中填充金属形成第四插塞。可选的，所述第二区域的半导体衬底形成有鳍部，所述第三伪栅横跨覆盖所述鳍部的侧壁和顶部表面，所述第一介质层还覆盖鳍部的表面；在形成第一介质层之前，在第三伪栅两侧的鳍部内形成鳍式场效应晶体管的源区和漏区。可选的，所述第一伪金属栅结构和第二伪金属栅结构与金属栅结构的结构相同，均包括高K介质层和位于高K介质层上的金属层。可选的，所述第一伪金属栅结构、第二伪金属栅结构、金属栅结构的形成过程为：在所述第一介质层表面、第一开口、第二开口和第三开口的侧壁和底部表面形成高K介质材料层；在所述高K介质材料层上形成金属材料层；平坦化去除第一介质层上的高K介质材料层和金属材料层，在第一开口中形成第一伪金属栅结构，在第二开口中形成第二伪金属栅结构，在第三开口中形成金属栅结构。可选的，所述电阻材料层的材料为金属氮化物，电阻材料层的厚度为10～500埃。本专利技术还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；覆盖所述浅沟槽隔离结构和半导体衬底的第一介质层，所述第一介质层中形成有第一伪金属栅结构和第二伪金属栅结构，第一伪金属栅结构位于第二伪金属栅结构一侧；位于第一介质层上的电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅结构之间的第一介质层表面，所述电阻材料层作为电阻；覆盖所述第一介质层和电阻材料层的第二介质层；位于第二介质层和电阻材料层中暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；位于第一通孔中的第一插塞，位于第二通孔中的第二插塞。可选的，所述第一伪金属栅结构和第二伪金属栅结构包括高K介质层和位于高K介质层上的金属层。本专利技术还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括若干第一区域和第二区域；位于第一区域的半导体衬底中的浅沟槽隔离结构；位于浅沟槽隔离结构上的第一伪金属本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；形成覆盖所述浅沟槽隔离结构和半导体衬底的第一介质层，所述浅沟槽隔离结构上的第一介质层中形成有第一伪金属栅结构和第二伪金属栅结构，第一伪金属栅结构位于第二伪金属栅结构一侧；在所述第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅结构之间的第一介质层表面，所述电阻材料层作为电阻；形成覆盖所述第一介质层和电阻材料层的第二介质层；刻蚀所述第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插塞。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；
形成覆盖所述浅沟槽隔离结构和半导体衬底的第一介质层，所述浅沟槽隔
离结构上的第一介质层中形成有第一伪金属栅结构和第二伪金属栅结构，第
一伪金属栅结构位于第二伪金属栅结构一侧；
在所述第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅
结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅
结构之间的第一介质层表面，所述电阻材料层作为电阻；
形成覆盖所述第一介质层和电阻材料层的第二介质层；
刻蚀所述第二介质层和电阻材料层，形成暴露出第一伪金属栅结构表面的
第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；
在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插
塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪金
属栅结构和第二伪金属栅结构包括高K介质层和位于高K介质层上的金属
层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一伪金
属栅结构和第二伪金属栅结构的形成过程为：在所述浅沟槽隔离结构上形
成第一伪栅和第二伪栅；形成覆盖所述半导体衬底的第一介质层，所述第
一介质层的表面与第一伪栅和第二伪栅的表面齐平；去除所述第一伪栅，
形成第一开口，去除所述第二伪栅形成第二开口；在所述第一介质层表面
以及第一开口和第二开口的侧壁和底部表面形成高K介质材料层；在所述
高K介质材料层上形成金属材料层；平坦化去除第一介质层上的高K介质
材料层和金属材料层，在第一开口中形成第一伪金属栅结构、在第二开口
中形成第二伪金属栅结构。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述金属层和

\t高K介质层之间还形成有功能层和隔离金属层，隔离金属层位于高K介质
层层上，功能层位于隔离金属层上。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述电阻材料
层为金属或金属氮化物。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述电阻材料
层的材料为TiN、TaN、Ti、Ta或W，电阻材料层的厚度为10～500埃。
7.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括若干第一区域和第二区域；
在所述第一区域的半导体衬底中形成浅沟槽隔离结构；
在所述浅沟槽隔离结构上形成第一伪栅和第二伪栅，在所述第二区域的半
导体衬底上形成第三伪栅；
形成覆盖所述半导体衬底和浅沟槽隔离结构表面以及第一伪栅、第二伪栅、
第三伪栅侧壁表面的第一介质层，第一介质层的表面与第一伪栅、第二伪栅
和第三伪栅的表面齐平；
去除所述第一伪栅，形成第一开口，去除所述第二伪栅形成第二开口，去
除所述第三伪栅，形成第三开口；
在第一开口中形成第一伪金属栅结构，在第二开口中形成第二伪金属栅结
构，在第三开口中形成金属栅结构；
在所述第一介质层上形成电阻材料层，所述电阻材料层覆盖第一伪金属栅
结构和第二伪金属栅结构的顶部表面、和第一伪金属栅结构和第二伪金属栅
结构之间的第一介质层表面，所述电阻材料层作为电阻；
形成覆盖所述第一介质层和电阻材料层的第二介质层；
刻蚀第一区域上的第二介质层和电阻材料层，形成暴露出第一伪金属栅结
构表面的第一通孔和暴露出第二伪金属栅结构的表面的第二通孔；
在第一通孔中填充金属形成第一插塞，在第二通孔中填充金属形成第二插
塞。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在形成第一介
质层之前，在第三伪栅两侧的第二区域的半导体衬底内形成晶体管的源区
和漏区。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在刻蚀第一区
域上的第二介质层和电阻材料层形成...

【专利技术属性】
技术研发人员：张步新，蔡孟峰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31