本实用新型专利技术提供一种阵列基板和显示装置，属于显示技术领域，其可解决现有的阵列基板中数据线与栅线交叉重叠的区域耦合电容过大以及薄膜晶体管之间互相干扰的问题。本实用新型专利技术的阵列基板中，在栅线与数据线交叉的区域、沿栅线的延伸方向开设有栅切口，栅切口在栅切口的长度方向上至少延伸超过栅线与所述数据线交叉的区域。该阵列基板能够减少数据线与栅线之间的耦合电容；当栅切口延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，还能够减少每个像素区的两个薄膜晶体管之间的相互干扰。
【技术实现步骤摘要】
【专利摘要】本技术提供一种阵列基板和显示装置，属于显示
，其可解决现有的阵列基板中数据线与栅线交叉重叠的区域耦合电容过大以及薄膜晶体管之间互相干扰的问题。本技术的阵列基板中，在栅线与数据线交叉的区域、沿栅线的延伸方向开设有栅切口，栅切口在栅切口的长度方向上至少延伸超过栅线与所述数据线交叉的区域。该阵列基板能够减少数据线与栅线之间的耦合电容；当栅切口延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，还能够减少每个像素区的两个薄膜晶体管之间的相互干扰。【专利说明】 阵列基板、显示装置
本技术属于显示
，具体涉及一种阵列基板和显示装置。
技术介绍
如今，液晶显示技术已广泛应用于电视、手机、电脑以及公共信息显示屏等设备中。现有的液晶显示面板包括阵列基板，阵列基板包括垂直交叉设置的数据线、栅线和多个像素区，在每个像素区内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与栅线电连接，薄膜晶体管的漏极与像素电极电连接，薄膜晶体管的源极与数据线电连接，从而即可通过数据线和栅线对薄膜晶体管驱动，将数据信号写入像素电极。现有技术中，为了能够实现宽视角液晶显示，每个像素区内通常设置两个像素电极，由两个薄膜晶体管分别对两个像素电极进行驱动。专利技术人发现现有技术中至少存在如下问题:1.在数据线与栅线重叠的区域，数据线与栅线之间将产生耦合电容，进而数据线与栅线发生串扰，导致画面显示不均匀；2.每个像素区的两个薄膜晶体管相互干扰，导致画面质量下降。
技术实现思路
本技术针对现有的上述技术问题，提供一种阵列基板和显示装置。该阵列基板能够减少数据线与栅线之间的耦合电容，并减少每个像素区的两个薄膜晶体管之间的相互干扰。解决本技术技术问题所采用的技术方案是:一种阵列基板，包括衬底基板、栅线、数据线和多个像素区，所述像素区内设置有第一像素电极和第二像素电极，所述第一像素电极与所述第二像素电极相对设置于所述像素区对应的所述栅线的两侧、且互相电绝缘;所述像素区还设置有第一薄膜晶体管和第二薄膜晶体管，所述数据线通过所述第一薄膜晶体管电连接所述第一像素电极，且所述数据线通过所述第二薄膜晶体管电连接所述第二像素电极，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极分别位于所述像素区对应的所述栅线的两侧、且相对设置，所述栅线在与所述数据线交叉的区域、沿所述栅线的延伸方向开设有栅切口，所述栅切口在所述栅切口的长度方向上至少延伸超过所述栅线与所述数据线交叉的区域。优选的是，所述栅切口的宽度小于所述栅线的宽度。优选的是，所述栅切口在所述栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域。优选的是，所述像素区还包括第一存储电极线和第二存储电极线，所述第一存储电极线与所述第一像素电极在所述衬底基板上的正投影至少部分重叠，所述第二存储电极线与所述第二像素电极在所述衬底基板上的正投影至少部分重叠。优选的是，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极同层设置、且分别与所述像素区对应的所述栅线电连接。优选的是，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极同层设置，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极之间设置有源极连接线，所述源极连接线分别与所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极电连接，所述源极连接线与所述栅线交叉。优选的是，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的内部。优选的是，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的一个侧边上。优选的是，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口位于所述源极连接线与所述栅线交叉的区域。优选的是，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口在所述衬底基板上的正投影位于所述栅切口在所述衬底基板上的正投影内。优选的是，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极同层设置，所述第一薄膜晶体管的漏极与所述第一像素电极电连接，所述第二薄膜晶体管的漏极与所述第二像素电极电连接。本技术提供另一技术方案:一种显示装置，包括上述阵列基板。本技术提供的阵列基板和显示装置，首先，通过在栅线上与数据线交叉的区域开设有栅切口，能够减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰，保证画面均匀显示；其次，将栅切口在栅切口的长度方向上延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，从而能够减少第一薄膜晶体管与第二薄膜晶体管之间的相互干扰；最后，设置源极连接线将第一薄膜晶体管的源极与第二薄膜晶体管的源极电连接，能够使第一薄膜晶体管的源极的电压与第二薄膜晶体管的源极的电压时刻保持一致，从而保证第一薄膜晶体管与第二薄膜晶体管驱动的一致性;并且，通过在源极连接线上开设源切口，能够减少源极连接线与栅线之间的耦合电容，进而减少源极连接线与栅线发生串扰。【附图说明】图1A为本技术的实施例1的阵列基板中一个像素区的一种结构示意图；图1B为本技术的实施例1的阵列基板中一个像素区的另一种结构示意图；图2为图1A中沿A1-A2线的剖视图；图3为本技术的实施例2的阵列基板中一个像素区的结构示意图；图4为图3中沿B1-B2线的剖视图；图5为本技术的实施例3的阵列基板中一个像素区的结构示意图；图6为图5中沿C1-C2线的剖视图；图7为本技术的实施例4的阵列基板中一个像素区的结构示意图；图8为图7中沿D1-D2线的剖视图；图9为本技术的实施例5的阵列基板中一个像素区的结构示意图；图10为图9中沿E1-E2线的剖视图。其中，附图标记为:1、数据线;2、栅线；3、栅切口 ； 4a、第一存储电极线;4b、第二存储电极线；5a、第一像素电极;5b、第二像素电极;6a、第一薄膜晶体管的栅极;6b、第二薄膜晶体管的栅极;7a、第一薄膜晶体管的源极;7b、第二薄膜晶体管的源极;8a、第一薄膜晶体管的漏极;8b、第二薄膜晶体管的漏极;9a、第一薄膜晶体管的有源层;9b、第二薄膜晶体管的有源层;9、有源层；1、栅绝缘层；11、钝化层；12、源极连接线；13、源切口； 14、衬底基板；15a、第一过孔；15b、第二过孔。【具体实施方式】为使本领域技术人员更好地理解本技术的技术方案，下面结合附图和【具体实施方式】对本技术作进一步详细描述。实施例1:本实施例提供一种阵列基板，在该阵列基板中，栅线在与数据线交叉的区域、沿栅线的延伸方向开设有栅切口，能够减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰。图1A为本实施例的阵列基板中一个像素区的一种结构示意图，图2为图1A中沿Al-A2线的剖视图，如图1A、图2所示，阵列基板包括衬底基板14、栅线2、数据线I和多个像素区，像素区内设置第一像素电极5a和第二像素电极5b，第一像素电极5a与第二像素电极5b相对设置于像素区对应的栅线2的两侧、且互相电绝缘;每一像素区内均设置有第一薄膜晶体管和第二薄膜晶体管，数据线I通过第一薄膜晶体管电连接第一像素电极5a，且数据线I通过第二薄膜晶体管电连接第二像素电极5b，第一薄膜晶体本文档来自技高网...
【技术保护点】
一种阵列基板，包括衬底基板、栅线、数据线和多个像素区，其特征在于，所述像素区内设置有第一像素电极和第二像素电极，所述第一像素电极与所述第二像素电极相对设置于所述像素区对应的所述栅线的两侧、且互相电绝缘；所述像素区还设置有第一薄膜晶体管和第二薄膜晶体管，所述数据线通过所述第一薄膜晶体管电连接所述第一像素电极，且所述数据线通过所述第二薄膜晶体管电连接所述第二像素电极，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极分别位于所述像素区对应的所述栅线的两侧、且相对设置，所述栅线在与所述数据线交叉的区域、沿所述栅线的延伸方向开设有栅切口，所述栅切口在所述栅切口的长度方向上至少延伸超过所述栅线与所述数据线交叉的区域。
【技术特征摘要】
【专利技术属性】
技术研发人员：程鸿飞，先建波，李盼，郝学光，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。