本申请提供了一种阵列基板、液晶显示面板及显示装置，用以降低ADS模式显示器的存储电容，本申请提供的一种阵列基板包括：衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，其中，所述公共电极与所述像素电极成一夹角设置。
【技术实现步骤摘要】
本申请涉及显示
，尤其涉及一种阵列基板、液晶显示面板及显示装置。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。目前广视角显示技术成为人们研究的热点。广视角液晶显示器按照显示模式可以分为:平面转换(In Plane Switching，IPS)型和高级超维场开关(Advanced Super Dimens1n Switch,ADS)型。其中，ADS模式液晶显示器通过液晶显示器中同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，该多维电场使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。而ADS模式液晶显示器，其阵列基板中由像素电极与公共电极交叠区域形成存储电容Cs t ,Cst = E S/43ikd，其中，ε表示介电常数，S表示两电极正对面积，k表示静电力常数，d表示两电极之间的距离，像素电极与公共电极的交叠面积越大，存储电容也越大，导致TFT充电时困难，目前一般通过增加像素电极与公共电极之间的绝缘层厚度(即增加厚度d)或者减小开口率(即减小开口面积S)实现降低存储电容，而增加像素电极与公共电极绝缘层厚度的方案会增加显示器的厚度，不利于显示器减薄，减小开口率的方案会降低显示器的开口率，从而影响产品的品质。
技术实现思路
本申请实施例提供了一种阵列基板、液晶显示面板及显示装置，用以降低ADS模式显示器的存储电容。本申请实施例提供的一种阵列基板包括:衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，其中，所述公共电极与所述像素电极成一夹角设置。本申请实施例提供的阵列基板，包括:衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，并且，所述公共电极与所述像素电极成一夹角设置，这样可以减小像素电极与公共电极的交叠面积，从而能够降低ADS模式显示器的存储电容。较佳地，所述公共电极为狭缝状电极。较佳地，所述公共电极包括沿同一方向延伸的多条第一条状电极。较佳地，每一所述第一条状电极的宽度大于或等于2微米且小于或等于10微米，相邻的两个所述第一条状电极之间的间距大于或等于2微米且小于或等于10微米。较佳地，所述像素电极为狭缝状电极。较佳地，所述像素电极包括沿同一方向延伸的多条第二条状电极。较佳地，每一所述第二条状电极的宽度大于或等于2微米且小于或等于5微米，相邻的两个所述第二条状电极之间的间距大于或等于4微米且小于或等于10微米。较佳地，所述公共电极与所述像素电极之间的夹角大于或等于5度且小于或等于85度。本申请实施例提供的一种液晶显示面板，包括本申请实施例提供的上述的阵列基板。由于本申请实施例提供的液晶显示面板，采用上述的阵列基板，而上述的阵列基板包括:衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，并且，所述公共电极与所述像素电极成一夹角设置，这样可以减小像素电极与公共电极的交叠面积，从而能够降低ADS模式显示器的存储电容。本申请实施例提供的一种显示装置，包括本申请实施例提供的上述的液晶显示面板。由于本申请实施例提供的显示装置，采用上述的液晶显示面板，并且，液晶显示面板采用上述的阵列基板，而上述的阵列基板包括:衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，并且，所述公共电极与所述像素电极成一夹角设置，这样可以减小像素电极与公共电极的交叠面积，从而能够降低ADS模式显示器的存储电容。【附图说明】图1为本申请实施例提供的阵列基板的平面结构示意图；图2为本申请实施例提供的狭缝状公共电极结构示意图；图3为本申请实施例提供的狭缝状像素电极结构示意图；图4为沿图1中A-A'方向的阵列基板的剖面结构示意图；图5为沿图1中B-B'方向的阵列基板的剖面结构示意图；图6为本申请实施例提供的一种透过率随电压变化的曲线图；图7为本申请实施例提供的一种归一化存储电容的柱形图；图8为本申请实施例提供的另一种透过率随电压变化的曲线图；图9为本申请实施例提供的另一种归一化存储电容的柱形图；图10为本申请实施例提供的一种归一化透过率随像素电极与公共电极夹角变化的曲线图；图11为本申请实施例提供的一种归一化存储电容随像素电极与公共电极夹角变化的曲线图。【具体实施方式】本申请实施例提供了一种阵列基板、液晶显示面板及显示装置，用以降低ADS模式显示器的存储电容。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。需要说明的是，本申请实施例提供的技术方案和附图中的各结构仅是用于解释本申请，并不用于限定本申请，且附图中各膜层的比例和大小不代表真实的比例和大小。本申请实施例提供的一种阵列基板，参见图1，图1为本申请实施例提供的阵列基板的平面结构示意图，该阵列基板包括:衬底基板(并未在图1中示出)、在该衬底基板上交叉布置的扫描线11、数据线12，以及由扫描线11和数据线12划分出的呈矩阵排列的像素单元，该像素单元内设置有公共电极13和位于公共电极13之上的像素电极14，其中，公共电极13与像素电极14成一夹角设置。通过这种设置，可以减小像素电极14与公共电极13的交叠面积，从而能够降低ADS模式显示器的存储电容。其中，公共电极13与像素电极14之间的夹角为θ，θ可以大于或等于I度且小于或等于89度，可以表示为1° < Θ < 89°，较佳地，Θ的取值可以为5° < Θ < 85° ο扫描线11的制作材料一般为铬(Cr)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)等非透明金属及其合金。数据线12的制作材料一般为非透明的金属材料或其合金。较佳地，像素电极14与公共电极13为透明金属氧化物膜层，例如可以为铟锡氧化物ITO或铟锌氧化物IZO等。较佳地，公共电极13可以为狭缝状电极，参见图2，图2为本申请实施例提供的狭缝状公共电极结构示意图，图2中虚线框表示公共电极13，该公共电极13包括沿同一方向延伸的多条第一条状电极131，多条第一条状电极131相互平行排列，相邻的两条第一条状电极131之间的间距可以相同。较佳地，像素电极14可以为狭缝状电极，参见图3，图本文档来自技高网...
【技术保护点】
一种阵列基板，所述阵列基板包括：衬底基板、在所述衬底基板上交叉布置的扫描线、数据线，以及由所述扫描线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有公共电极和位于所述公共电极之上的像素电极，其特征在于，所述公共电极与所述像素电极成一夹角设置。
【技术特征摘要】
【专利技术属性】
技术研发人员：栗鹏，金熙哲，朴正淏，金在光，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。