半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底表面具有伪栅介质膜，伪栅介质膜表面具有伪栅极膜；在伪栅极膜的部分表面形成掩膜层；以掩膜层为掩膜，对伪栅极膜进行第一刻蚀工艺，在伪栅极膜内形成第一沟槽，第一沟槽的侧壁垂直于衬底表面；对第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，第二沟槽的顶部尺寸小于底部尺寸，第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。所形成的半导体结构形貌良好、性能改善。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(MetalOxideSemiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，HighKMetalGate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。然而，随着半导体工艺节点的不断缩小，所形成的高K金属栅晶体管的尺寸不断缩小，导致制造高K金属栅晶体管的工艺难度提高，所形成的晶体管形貌不佳、性能不稳定。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，所形成的半导体结构形貌良好、性能改善。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有伪栅介质膜，所述伪栅介质膜表面具有伪栅极膜；在所述伪栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，对所述伪栅极膜进行第一刻蚀工艺，在所述伪栅极膜内形成第一沟槽，所述第一沟槽的侧壁垂直于衬底表面；对所述第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，所述第二沟槽的顶部尺寸小于底部尺寸，所述第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。可选的，所述衬底包括第一区域和第二区域；位于第一区域的相邻伪栅极层之间的距离小于位于第二区域的相邻伪栅极层之间的距离。可选的，所述第一刻蚀工艺为等离子体刻蚀工艺；在所述第一刻蚀工艺中，等离子体功率源输出第一脉冲式射频功率，偏置功率源输出第二脉冲式射频功率，且所述第一脉冲式射频功率和第二脉冲式射频功率同步。可选的，所述第一刻蚀工艺的参数包括：刻蚀气体包括CF4、NF3和O2，CF4的流量为10sccm～400sccm，NF3的流量为10sccm～100sccm，O2为2sccm～20sccm，等离子体源功率范围为50W～2000w，偏置功率的范围为50W～1000W，所述第一脉冲式射频功率和第二脉冲式射频功率的占空比为20％～70％，所述第一脉冲式射频功率和第二脉冲式射频功率的频率为500Hz～2000Hz，气压为2mTorr～40mTorr。可选的，所述第二刻蚀工艺为等离子体刻蚀工艺；在所述第二刻蚀工艺中，等离子体功率源输出第三脉冲式射频功率，偏置功率源输出第四脉冲式射频功率，且所述第三脉冲式射频功率和第四脉冲式射频功率异步。可选的，所述第二刻蚀工艺的参数包括：刻蚀气体包括HBr和O2，HBr的流量为50sccm～1000sccm，O2为2sccm～20sccm，等离子体源功率范围为50W～2000w，偏置功率的范围为50W～1000W，所述第三脉冲式射频功率和第四脉冲式射频功率的占空比为20％～70％，所述第三脉冲式射频功率和第四脉冲式射频功率的频率为500Hz～2000Hz，气压为2mTorr～40mTorr。可选的，所述第三刻蚀工艺为等离子体刻蚀工艺；在所述第三刻蚀工艺中，等离子体功率源输出第五脉冲式射频功率，偏置功率源输出第六脉冲式射频功率，且所述第五脉冲式射频功率和第六脉冲式射频功率同步。可选的，所述第三刻蚀工艺的参数包括：等离子体源功率范围为50W～2000w，偏置功率的范围为50W～1000W，所述第五脉冲式射频功率和第六脉冲式射频功率的占空比为20％～70％，所述第五脉冲式射频功率和第六脉冲式射频功率的频率为500Hz～2000Hz，气压为2mTorr～40mTorr。可选的，所述第一沟槽底部的伪栅极膜表面到栅介质膜表面的距离为100埃～300埃。可选的，所述第二沟槽的侧壁与第二沟槽底部表面之间的锐角角度为85°～87°。可选的，所述伪栅极膜的厚度为400埃～1000埃；所述伪栅极膜的材料为无定形硅或多晶硅。可选的，所述伪栅介质膜的材料为氧化硅或高K介质材料。可选的，所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。可选的，所述掩膜层的形成步骤包括：在所述伪栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成伪栅极层的对应区域位置；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出伪栅极膜表面为止，形成掩膜层；在形成掩膜层之后，去除所述图形化层。可选的，还包括：在所述第三刻蚀工艺之后，在所述伪栅极层和伪栅介质层的侧壁表面形成侧墙；在所述伪栅介质层和侧墙两侧的衬底内形成源区和漏区；在形成源区和漏区之后，在所述衬底表面形成介质层，所述介质层暴露出所述伪栅极层的顶部表面；去除所述伪栅极层，在所述介质层内形成开口，所述开口的底部尺寸小于顶部尺寸；在所述开口内形成栅极层。可选的，所述栅极层的材料为金属；所述金属包括铜、钨、铝、银、钛、氮化钛、钽或氮化钽中的一种或多种组合。相应的，本专利技术还提供一种采用上述任一项方法所形成的半导体结构，包括：衬底；位于衬底表面的伪栅介质层；位于伪栅介质层表面的伪栅极层，所述伪栅极层表面具有掩膜层；相邻伪栅极层之间具有暴露出衬底表面的第二沟槽，所述第二沟槽顶部具有相贯通的第一沟槽，所述第一沟槽的侧壁垂直于衬底表面，所述第二沟槽的顶部尺寸小于底部尺寸，所述第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，所述形成方法中，在伪栅极膜表面形成用于定义所需形成的伪栅极层形状和位置的掩膜层之后，以所述掩膜层为掩膜，进行第一次刻蚀工艺，能够在伪栅极膜内形成第一沟槽，所述第一沟槽的侧壁垂直于衬底表面，而相邻第一沟槽之间的部分伪栅极膜用于形成部分伪栅极。对第一沟槽底部的伪栅膜进行第二刻蚀工艺，能够在第一沟槽底部形成暴露出伪栅介质膜表面的第二沟槽。相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，由于所述第二沟槽的顶部尺寸小于底部尺寸，因此，相邻第二沟槽之间的部分伪栅极层顶部尺寸大于底部尺寸，即所述伪栅极层的顶部尺寸大于底部尺寸，在后续去除伪栅极层之后，能够使后续用于形成栅极的开口顶部尺寸小于底部尺寸，且所述开口侧壁和底部之间具有倾斜侧壁作为过渡，即第二沟槽侧壁，从而能够在所述开口内形成栅极时，避免所形成的栅极内部产生空隙，而且能够保证栅极能够紧密贴合于开口侧壁和底部之间的倾斜侧壁表面。因此，所形成栅极的形貌良好、内部致密、电学性本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有伪栅介质膜，所述伪栅介质膜表面具有伪栅极膜；在所述伪栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，对所述伪栅极膜进行第一刻蚀工艺，在所述伪栅极膜内形成第一沟槽，所述第一沟槽的侧壁垂直于衬底表面；对所述第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，所述第二沟槽的顶部尺寸小于底部尺寸，所述第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有伪栅介质膜，所述伪栅介质膜表面具有伪栅极膜；在所述伪栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，对所述伪栅极膜进行第一刻蚀工艺，在所述伪栅极膜内形成第一沟槽，所述第一沟槽的侧壁垂直于衬底表面；对所述第一沟槽底部的伪栅极膜进行第二刻蚀工艺，直至暴露出伪栅介质膜表面为止，在第一沟槽底部形成第二沟槽，相邻第一沟槽和第二沟槽之间剩余的伪栅极膜形成伪栅极层，所述第二沟槽的顶部尺寸小于底部尺寸，所述第二沟槽的侧壁与第二沟槽底部表面之间的角度为锐角；对暴露出的伪栅介质膜进行第三刻蚀工艺，直至暴露出衬底表面为止，形成伪栅介质层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括第一区域和第二区域；位于第一区域的相邻伪栅极层之间的距离小于位于第二区域的相邻伪栅极层之间的距离。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为等离子体刻蚀工艺；在所述第一刻蚀工艺中，等离子体功率源输出第一脉冲式射频功率，偏置功率源输出第二脉冲式射频功率，且所述第一脉冲式射频功率和第二脉冲式射频功率同步。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺的参数包括：刻蚀气体包括CF4、NF3和O2，CF4的流量为10sccm～400sccm，NF3的流量为10sccm～100sccm，O2为2sccm～20sccm，等离子体源功率范围为50W～2000w，偏置功率的范围为50W～1000W，所述第一脉冲式射频功率和第二脉冲式射频功率的占空比为20％～70％，所述第一脉冲式射频功率和第二脉冲式射频功率的频率为500Hz～2000Hz，气压为2mTorr～40mTorr。5.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺为等离子体刻蚀工艺；在所述第二刻蚀工艺中，等离子体功率源输出第三脉冲式射频功率，偏置功率源输出第四脉冲式射频功率，且所述第三脉冲式射频功率和第四脉冲式射频功率异步。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺的参数包括：刻蚀气体包括HBr和O2，HBr的流量为50sccm～1000sccm，O2为2sccm～20sccm，等离子体源功率范围为50W～2000w，偏置功率的范围为50W～1000W，所述第三脉冲式射频功率和第四脉冲式射频功率的占空比为20％～70％，所述第三脉冲式射频功率和第四脉冲式射频功率的频率为500Hz～2000Hz，气压为2mTorr～40mTorr。7.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第三刻蚀工艺为等离子体刻蚀工艺；在所述第三刻蚀工艺中，...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31