【技术实现步骤摘要】
本专利技术属于三维集成电路领域,具体涉及一种屏蔽差分硅通孔结构及制作方法。
技术介绍
三维集成电路(3DIC)具有封装密度高、噪声免疫强、功率损耗小、工作速度高和能实现不同工艺间的异质集成(逻辑,存储器,射频,模拟等等)的优点,并能克服许多传统平面集成电路面临的物理的、工艺的和电的限制。在三维集成电路中,大量的同质或异质的芯片层叠起来,并且使用硅通孔(TSV)作为芯片间的垂直导电通道。这些硅通孔已经成为影响三维集成电路整体性能的关键组件。根据信号的传输方式,硅通孔可分为单端硅通孔和差分信号硅通孔。单端硅通孔包括信号-地硅通孔对(其中一根用作信号传输,另一根作为其返回通路)和同轴硅通孔(其中内部导体用作信号传输,外面的金属环作为其返回通路)。信号-地硅通孔对结构简单,容易加工实现,成本低。同轴硅通孔具有传输损耗小和能有效抑制耦合噪声的优点。然而,它们均不能传输差分信号,所以不能应用于高速三维集成电路。在实际应用中,为了保证高速信号的信号完整性,差分信号技术通常被使用在高速I/O通道。因此,差分硅通孔将成为高速三维集成电路的一个必要组件,它需要使用两根信号硅通孔传输差分信号且其他硅通孔作为其返回通路。学者们已经成功的加工和测试了地-信号-信号-地(Ground-Signal-Signal-Ground,GSSG)形式的差分硅通孔,并且提出了它的等效电路模型。而然,在高密度硅通孔
【技术保护点】
一种屏蔽差分硅通孔结构,其特征在于,包括顶层介质层、顶层互连屏蔽层、顶层互连差分线、硅衬底、第一介质层、屏蔽层、第二介质层、差分线、底层介质层、底层互连屏蔽层和底层互连差分线:差分硅通孔结构从上往下依次为顶层介质层、硅衬底和底层介质层;所述顶层介质层设有呈环形通槽分布的顶层互连屏蔽层,所述顶层互连屏蔽层内侧设有两个呈圆柱形通孔分布的顶层互连差分线;所述硅衬底设有呈环形通槽分布的屏蔽层,在所述屏蔽层的内侧设有两个呈圆柱形通孔分布的差分线,在所述屏蔽层与所述硅衬底之间设有第一介质层,在所述差分线与所述硅衬底之间设有第二介质层;所述底层介质层设有呈环形通槽分布的底层互连屏蔽层,所述底层互连屏蔽层内侧设有两个呈圆柱形通孔分布的底层互连差分线;所述顶层互连屏蔽层、所述屏蔽层、所述底层互连屏蔽层依次相连;所述顶层互连差分线、所述差分线、所述底层互连差分线依次相连。
【技术特征摘要】
1.一种屏蔽差分硅通孔结构,其特征在于,包括顶层介质层、
顶层互连屏蔽层、顶层互连差分线、硅衬底、第一介质层、屏蔽层、
第二介质层、差分线、底层介质层、底层互连屏蔽层和底层互连差分
线:
差分硅通孔结构从上往下依次为顶层介质层、硅衬底和底层介质
层;
所述顶层介质层设有呈环形通槽分布的顶层互连屏蔽层,所述顶
层互连屏蔽层内侧设有两个呈圆柱形通孔分布的顶层互连差分线;
所述硅衬底设有呈环形通槽分布的屏蔽层,在所述屏蔽层的内侧
设有两个呈圆柱形通孔分布的差分线,在所述屏蔽层与所述硅衬底之
间设有第一介质层,在所述差分线与所述硅衬底之间设有第二介质
层;
所述底层介质层设有呈环形通槽分布的底层互连屏蔽层,所述底
层互连屏蔽层内侧设有两个呈圆柱形通孔分布的底层互连差分线;
所述顶层互连屏蔽层、所述屏蔽层、所述底层互连屏蔽层依次相
连;
所述顶层互连差分线、所述差分线、所述底层互连差分线依次相
连。
2.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述两个顶层互连差分线关于顶层互连屏蔽层中心线中心对称。
3.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述两个差分线关于屏蔽层中心线中心对称。
4.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述两个底层互连差分线关于底层互连屏蔽层中心线中心对称。
5.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述顶层互连屏蔽层为铜层、钨层或多晶硅层,所述顶层互连差
分线为铜线、钨线或多晶硅线。
6.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述屏蔽层为铜层、钨层或多晶硅层,所述差分线为铜线、钨线
或多晶硅线。
7.根据权利要求1所述的一种屏蔽差分硅通孔结构,其特征在
于,所述第一介质层为二氧化硅层、氮化硅层或有机聚合物苯并环丁
烯层,所述第二介质层为二氧化硅层、氮化硅层或有机聚合物苯并环
丁烯层。...
【专利技术属性】
技术研发人员:卢启军,朱樟明,丁瑞雪,李跃进,杨银堂,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。