使用自动产生屏蔽与多重屏蔽层图案化单一集成电路层制造技术

一种多重屏蔽与一种多重屏蔽层技术可用以图案化集成电路层。可使用分辨率增强技术在第一屏蔽层中定义一或多个微细线路图案，接着移除部分微细线路特征，或使用屏蔽进行移除标定。此移除/标定可包括撷取所需布局(具有包括微细线路特征与粗略特征的至少一个布局特征)，且仅于沿着这些布局特征的临界维度的方向扩展布局特征。接着可使用另一屏蔽于第二屏蔽层中定义粗略特征，第二屏蔽层是形成在图案化的第一屏蔽层上。粗略特征可从所需布局使用收缩/成长操作而得，该操作仅执行于与微细线路特征的临界维度正交的方向中。可使用由图案化的第一与第二屏蔽层的复合屏蔽来图案化集成电路层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术与形成集成电路(IC)的特征有关，且特别是有关于以具有成本效益的方法在IC中达成特定特征的次波长分辨率。
技术介绍
在设计集成电路(IC)时，工程师一般依赖计算机仿真工具以助于产生含有个别电路组件的概要电路设计，其中个别电路组件电耦接在一起以执行特定功能。为于半导体基板中实际完成此一基体电路，电路设计必须转换为实体表示或布局，其本身可转移至一系列模板(例如屏蔽)上，用以连续图案化半导体基板表面中或表面上的膜层。计算机辅助设计(CAD)工具辅助布局设计者将电路设计转换为一系列的二维图案，其将定义IC的组件层，例如主动组件区、闸极电极、接触孔、金属互连等。用于将布局图案转移至半导体基板表面的一种方法是使用光学微影(光微影， photolithography)制程，其中所述布局图案首先转移至一实体模板上，其接着用以将布局图案光学投影至半导体基板(下称晶圆)的表面上。在将集成电路布局转移至实体模板上时，一般会针对每一层集成电路层产生一屏蔽。举例而言，代表一特定层(例如闸极电极层)的布局图案的数据可输入至一电子束仪器中，其将布局图案写至一空白屏蔽上；在屏蔽产生后，其用以将布局图案一次一个地光学投影至许多晶圆上。此一光学投影是藉由透过屏蔽闪光至晶圆上而进行；光学镜片及/或反射镜(mirrors)可用以将屏蔽影像引导、缩小及/或聚焦在晶圆表面上。在曝光之前，晶圆先涂覆以一光阻材料屏蔽层，其可抗蚀刻，且因此也称为光阻。对于二元屏蔽而言，光通过屏蔽的干净区域，藉以曝光这些区域中的光阻涂层。相对的，光受到二元屏蔽的不透光区域阻挡，藉以使这些区域中的光阻涂层未受曝光。当光阻涂层接着在一化学溶液中显影时，即可选择性移除经曝光区域(对于正光阻而言)或未受曝光区域(对于负光阻而言)。最后的结果是，晶圆会被涂以一光阻层，其显现出一所需图案以定义一下方层或一上方层的几何、特征、线路与形状。接着分别在处理(例如蚀刻) 所述下方层光阻层或在沉积所述上方层后移除光阻层；这种光微影制程是用以定义各集成电路层，其一般是针对每一层使用一个别屏蔽。图1说明了长度(对数方式)对年度的关系图100。如图所示，在1996年以前，用于光微影(以曲线101表示)以于晶圆上定义特征的光波长小于集成电路的最小微影定义特征尺寸(以曲线102表示)，亦即，直到接近0. 25 μ m(最小半线距)技术节点为止。在这段期间，布局图案的合成以及其自屏蔽转移至晶圆都是相对为直向而具最小扭曲量。举例而言，图2说明了在0. 25 ym(250nm)技术节点处的特征204、205与206，其分别产生于设计阶段201、屏蔽阶段202与晶圆阶段203。在此技术节点上，屏蔽仅可包括代表相应膜层的所需布局图案的几何形状。如关系图100(图1)所示，在0. 25 μ m技术节点之后，最小特征尺寸已渐小于光微影中所使用的光波长；因此，在最近制造的许多CMOS(互补型金属氧化物半导体)集成电路装置中，最小特征尺寸(例如晶体管的最小闸极长度Lsnin)即比为定义而进行的光微影制程中所使用的光波长小了许多。在这种次波长光微影方式中，在屏蔽阶段202即需要分辨率增强技术(RETs)以于晶圆上达成所需的布局图案，亦即在晶圆阶段203。举例而言，如图2所示，在0. 18 ym(180nm)技术节点，设计特征207 (当其仅产生作为屏蔽特征208时)会导致定义不佳的晶圆特征210。为了达到可接受的定义，可使用分辨率增强技术(例如规则式光邻近校正OPC与模型式0PC)以产生经OPC校正的屏蔽特征209，其接着可用以产生一晶圆特征211。规则式OPC特征可包括截线(serifs)、锤头线 (hammerheads)与辅助条(assist bars)。在模型式OPC中，可移动设计特征的边缘片段。 在其他OPC方式中，可修饰原始设计特征以补偿邻近效应。越小的技术节点需要在屏蔽阶段有更复杂的布局图案，举例而言，在 0. 09ym(90nm)及以下的技术节点，简单产生作为屏蔽特征213的设计特征212在晶圆阶段203中甚至不被印出。另一种称为相移(phase shifting)的分辨率增强技术可用以产生一相移屏蔽特征214。一般而言，相移增强了微影制程的对比，然在此技术节点时，相移本身仅可产生定义不佳的晶圆特征216 ；因此，需要OPC与相移分辨率增强技术的组合以产生特征215，其接着可产生忠于设计特征212的晶圆特征217。显然，这种复杂的分辨率增强技术可使次波长分辨率成为可能，但会增加设计与制造(例如光微影)成本。不幸的是，由于在光波长与技术改良的最小特征尺寸之间的差距会随着时间增加，可预期到这种成本会随着集成电路技术的每一个新世代而明显增加。因此需要一种可利用具有成本效益的方式来提供良好次波长特征定义的技术。
技术实现思路
可使用晶圆表面上的多重屏蔽与多重屏蔽层而以较佳设计保真度来图案化单一集成电路层。在一实施例中，可使用以一或多次分辨率增强技术(RETs)所产生的第一屏蔽而在晶圆表面上的第一屏蔽层中定义一或多个几何规则微细线路特征。特别是，在第一屏蔽层中所定义的每一个特征都是次波长的(亦即特征的宽度小于用以形成此特征的光波长)，且因而称为微细线路特征。此外，每一个微细线路特征图案的线距(线宽与间隔宽的和)都小于或等于此波长。各微细线路图案中的线路具有实质上相同的宽度；在各微细线路图案内的间隔可具有、或不具有与线路宽度相等的宽度。因为第一屏蔽仅定义微细线路特征，其可用于定义(至少部分定义)多种装置中的相同集成电路层(例如不同集成电路设计的间极电极层)。因此，虽然其成本会因为使用一或多次分辨率增强技术而提高，但每一个集成电路设计的屏蔽成本可低于传统中仅使用单一屏蔽来完全定义一集成电路层者。接着利用一第二屏蔽移除非执行电路设计所需的微细线路图案的特征。就正光阻而言，第二屏蔽另外曝光了未保留微细线路的区域，且保护了利用第一屏蔽所定义的微细6线路特征的任何所需特征。在此第二屏蔽上特征的最小侧向维度可大于微细线路图案的线距，其明显大于微细线路特征的宽度，因而产生第二屏蔽所需的分辨率增强技术(如果有的话)的次数较少。故，第二屏蔽的成本实质上低于以单一屏蔽定义集成电路层的成本。有利的是，藉由撷取集成电路层的所需布局、并接着仅于沿着此布局特征的临界维度(例如一微细线路部分的宽度)方向中扩展所需布局中的各布局特征，即可自动产生第二屏蔽。注意在所述布局特征中的至少一个布局特征包括一微细线路特征与一粗略特征。在一实施例中，各布局特征的扩展量为膨胀值/2 (Bloat/2)，其中T ^ Bloat/2 ^ Pmin-Fmin-T且其中T为屏蔽错准容限，Rnin为所述所需布局的最小线距，而Fmin为所述临界维度。在一实施例中，第二屏蔽的设计是利用电子设计自动化(EDA)工具(或利用计算机或处理器运行的其他软件工具)自动产生。在利用第二屏蔽进行曝光之后，可经由光阻显影、或光阻显影与蚀刻结合(当第一屏蔽层中包含硬屏蔽层时)来图案化第一屏蔽层。在此时，图案化的第一屏蔽层即与集成电路层的所需微细线路特征相应。接着可使用一第二屏蔽层(例如光阻)以于需要处将第一屏蔽层的微细线路特征连接在一起，也可以形成其他的粗略特征。使用一第三本文档来自技高网...

【技术保护点】
１．一种用于转移一电路设计布局至一集成电路（ＩＣ）层的方法，该方法包括：使用一分辨率增强技术（ＲＥＴ）以于一第一屏蔽层中定义一或多个微细线路图案，其中该第一屏蔽层是形成在所述集成电路层上，其中各微细路线图案的每一个特征所具有的一维度小于用于定义该微细线路图案的一光波长，其中各微细线路图案的一线距小于或等于该波长；移除或标定该微细线路图案的移除部分，以及保护在该第一屏蔽层中所定义的该微细线路特征的所需特征，其中对移除部分的移除或标定包括撷取该集成电路层的一所需布局，并仅于沿着该所需布局中一临界维度的方向上扩展该所需布局的各布局特征；图案化该第一屏蔽层，藉以形成一图案化的第一屏蔽层；在该图案化的第一屏蔽层的上方形成一第二屏蔽层；在该第二屏蔽层中定义该电路设计布局的多个粗略特征，其中至少一粗略特征是为连接两个微细线路特征而形成；图案化该第二屏蔽层；以及利用由该图案化的第一屏蔽层与该图案化的第二屏蔽层所形成的一复合屏蔽来图案化该集成电路层。

【技术特征摘要】
【国外来华专利技术】2009.05.13 US 12/465,5621.一种用于转移一电路设计布局至一集成电路(IC)层的方法，该方法包括使用一分辨率增强技术(RET)以于一第一屏蔽层中定义一或多个微细线路图案，其中该第一屏蔽层是形成在所述集成电路层上，其中各微细路线图案的每一个特征所具有的一维度小于用于定义该微细线路图案的一光波长，其中各微细线路图案的一线距小于或等于该波长；移除或标定该微细线路图案的移除部分，以及保护在该第一屏蔽层中所定义的该微细线路特征的所需特征，其中对移除部分的移除或标定包括撷取该集成电路层的一所需布局，并仅于沿着该所需布局中一临界维度的方向上扩展该所需布局的各布局特征；图案化该第一屏蔽层，藉以形成一图案化的第一屏蔽层；在该图案化的第一屏蔽层的上方形成一第二屏蔽层；在该第二屏蔽层中定义该电路设计布局的多个粗略特征，其中至少一粗略特征是为连接两个微细线路特征而形成；图案化该第二屏蔽层；以及利用由该图案化的第一屏蔽层与该图案化的第二屏蔽层所形成的一复合屏蔽来图案化该集成电路层。2.如权利要求1所述的方法，其中将各布局特征扩展膨胀值/2(Bloat/2)的一数量，其中T ( Bloat/2 ( Pmin-Fmin-T其中T为一屏蔽错准容限，Pmin为该所需布局的一最小线距，而Fmin为该临界维度。3.如权利要求1所述的方法，其中定义该多个粗略特征包括撷取该所需布局、进行一收缩操作直到在该所需布局上的任何微细线路特征消失为止、及对一收缩的布局进行一成长程序，使得任何粗略特征具有与该所需布局的一尺寸实质相同的一尺寸，其中该收缩及成长操作是仅在与该微细线路特征的一临界特征正交的方向中进行。4.如权利要求1所述的方法，其中该分辨率增强技术包括一相移光罩(PSM)、干涉式微影、奈米压印式微影、以及间隔物微影其中之一。5.如权利要求1所述的方法，其中该图案化该第一屏蔽层的步骤包括一光阻显影以及一光阻显影与蚀刻的组合其中之一。6.如权利要求1所述的方法，其中该第二屏蔽层是一光阻层。7.如权利要求1所述的方法，其中定义该多个粗略特征的步骤是使用一粗略屏蔽进行，其中，根据特定粗略特征的一尺寸与一形状，对该粗略特征屏蔽进行一或多次分辨率增强技术。8.如权利要求1所述的方法，其中图案化该集成电路层包括蚀刻该集成电路层。9.如权利要求8所述的方法，还包括在图案化该集成电路层之后，至少移除该第一与第二屏蔽层的光阻层。10.如权利要求9所述的方法，还包括在移除光阻层之后，移除用于该第一与第二屏蔽层中、但非集成电路组件制造所需的任何其他层。11.一种用于一微影制程以图案化多重屏蔽层的屏蔽组，该多重屏蔽层用于图案化一集成电路层，该屏蔽组包括一第一屏蔽，仅用于定义一第一屏蔽层中的微细线路特征，其中各微细线路特征具有的一维度小于用以定义该微细线路特征的一光波长；一第二屏蔽，用于移除或标定该微细线路特征的移除部分，其中该第二屏蔽包括膨胀的特征，每一个膨胀的特征与一所需布局的一布局特征相对少一个布局特征包括一微细线路特征与一粗略特征；以及一第三屏蔽，用于在一第二屏蔽层中定义该集成电路层的多个粗略特征，该第二屏蔽层是形成在一图案化的第一屏蔽层上，其中至少一粗略特征是为连接两个微细线路特征而形成。12.根据权利...

【专利技术属性】
技术研发人员：淑杰·金·刘，
申请(专利权)人：新诺普系统公司，
类型：发明
国别省市：US