根据拓扑结构形成的金属熔断器制造技术

本公开内容的实施例描述了用于集成(IC)电路器件中放入过电流熔断器的技术和构件。在一个实施例中，管芯的器件层可以包括在相对端部部分之间具有凹陷部分的第一线结构以及位于第一线结构的相对侧上的两个第二线结构。隔离材料可以被设置在线结构之间的间隙中以及由凹陷部分限定的第一凹陷中。隔离材料可以具有在第一凹陷中限定第二凹陷的凹陷部分，并且熔断器结构可以被设置在第二凹陷中。还可以描述和/或请求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】根据拓扑结构形成的金属熔断器相关申请的交叉引用本申请要求享有于2013年12月27日提交的名称为“METALFUSEBYTOPOLOGY”的美国申请No.14/142,629的优先权，该申请以全文引用的方式并入本文中。
本公开内容的实施例总体上涉及集成电路领域，更具体而言，涉及用于过电流熔断器的技术以及构件。
技术介绍
熔断器是集成电路中用于提供过电流保护的牺牲器件。当向诸如细金属线之类的熔断器结构施加过量电流时，熔断器结构会失去导电性并形成开路。形成开路所需的电流量至少部分地取决于熔断器结构的截面积。适用于低程序电流的熔断器结构具有比适用于较高程序电流的熔断器小的截面积。然而，常规制造方法生产的熔断器结构至少有20-30nm宽。附图说明通过以下详细描述，结合附图，将容易地理解实施例。为了便于这种描述，相似的附图标记表示相似的结构元件。在附图的各图中通过举例而非限制的方式例示了实施例。图1A示意性示出了根据一些实施例的具有熔断器结构的示例性管芯的截面侧视图。图1B-C分别示意性示出了根据一些实施例的示例性管芯的器件层及其细节的平面图和透视图。图2示意性示出了根据一些实施例的集成电路(IC)组件的截面侧视图。图3示意性示出了根据一些实施例制造熔断器结构的方法的流程图。图4示意性示出了根据一些实施例的处于工艺流程的一阶段的示例性管芯的截面侧视图。图5示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图6示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图7示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图8A-B示意性示出了根据一些实施例的处于工艺流程另一阶段的示例性管芯的截面侧视图及其细节的透视图。图9示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图10示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图11示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的截面侧视图。图12示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的顶视图。图13示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的顶视图。图14示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的顶视图。图15示意性示出了根据一些实施例的处于工艺流程的另一阶段的示例性管芯的顶视图。图16示意性示出了根据一些实施例的可以包括如本文所述的熔断器结构的示例性系统。具体实施方式本公开内容的实施例描述了熔断器结构以及用于在集成(IC)电路器件中形成熔断器结构的技术。在以下详细描述中，参考了附图，附图形成其一部分且其中通过例示方式示出了可以实践本公开内容的主题的实施例，其中，在附图中相似附图标记表示相似部分。要理解的是，可以利用其它实施例，可以做出结构或逻辑改变而不脱离本公开内容的范围。因此，不应以限制性意义理解以下详细描述，并且实施例的范围由所附权利要求及其等效形式限定。出于本公开内容的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。该描述可以使用基于视角的描述，例如顶部/底部、侧面、上方/下方等。这样的描述仅仅用于方便论述，并非意在将本文所述实施例的应用限制到任何特定取向。该描述可以使用短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个实施例。此外，如针对本公开内容的实施例所使用的，术语“包含”、“包括”、“具有”等是同义词。本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下中的一种或多种。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”也可以表示两个或更多个元件彼此间接接触，但仍然彼此合作或交互，并且可以表示一个或多个其它元件耦合或连接于据称彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。在各实施例中，短语“在第二构件上形成、沉积或以其它方式设置的第一构件”可以表示在第二构件上方形成、沉积或设置的第一构件，并且第一构件的至少一部分可以与第二构件的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一构件与第二构件之间具有一个或多个其它构件)。如本文中所使用的，术语“模块”可以指，作为部分属于，或包括专用集成电路(ASIC)、电子电路、处理器(共享，专用或组)和/或执行一个或多个软件或固件程序的存储器(共享，专用或组)、组合逻辑电路和/或提供所述功能性的其它适当部件。本文描述的实施例包括具有熔断器结构的集成电路(IC)设备以及对应的制造技术。在各实施例中，可以在管芯的器件层或金属层中形成熔断器结构。在一些实施例中，熔断器结构(例如，导电材料带)可以具有期望的宽度、长度、厚度和/或截面积。任选地，可以基于期望的最大电流选择熔断器结构的尺寸/截面积，以使得熔断器结构被配置为响应于施加超过期望最大电流的电流而熔化或以其它方式形成开路。在常规制造技术中，使用光刻在材料层中形成沟槽并在沟槽中形成熔断器。熔断器的尺寸由沟槽尺寸确定，光刻的局限限制了可以控制沟槽的宽度(从而控制熔断器的宽度)的程度。相反，可以使用如本文所描述的制造技术的实施例根据拓扑结构(topology)来形成具有受控尺寸的熔断器结构。如本文使用的，术语“拓扑结构”通常指代给定区域(例如，管芯的器件层或金属层)的各种表面/结构构件的空间布置。例如，在一些实施例中，可以形成和/或修改相邻构件(例如，线性结构和/或线结构、栅极)以产生具有预定尺寸的三维表面，使得相邻构件上方所沉积的层形成尺寸对应于熔断器结构的期望尺寸的凹陷。因此，在各实施例中，可以通过产生对应的三维表面并向三维表面上沉积预定厚度的层以便形成尺寸对应于熔断器结构的期望尺寸的凹陷，来形成熔断器结构。图1A示意性示出了根据一些实施例的具有熔断器结构160的示例性管芯102的侧视图。在一些实施例中，管芯102可以是由半导体材料构成的晶圆(未示出)的多个管芯中的一个管芯，该半导体材料例如是硅或其它适当的材料。每个管芯都可以是包括如本文所述的一个或多个熔断器结构的半导体产品的重复单元。根据各实施例，管芯102可以包括在衬底102a上形成的器件层102b。衬底102a可以是由半导体材料体系(例如，包括N型或P型材料体系)构成的半导体衬底。衬底102a可以包括，例如，利用体硅或绝缘体上硅下部结构形成的晶体衬底。在一些实施例中，衬底102a可以利用替代材料形成，其可以与硅组合或不组合，替代材料包括，但不限于，锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用被分类为II-VI族、III-V族或IV族材料的其它材料来形成衬底102a。在一些实施例中，管芯102可以是单体化的管芯(例如，图1或2的管芯102)或晶圆(未示出)的一个管芯。根据各实施例，在扩展视图部分图1A中示出了器件层102b的另外的细节。在一些实施例中，器件层102b可以包括第一线结构172，以及被设置在两个第二线结构104和106之间的熔断器结构160。第一线结构1本文档来自技高网...

【技术保护点】
一种装置，包括：半导体衬底；第一线结构，所述第一线结构被设置在所述半导体衬底上，所述第一线结构具有两个端部部分以及位于所述两个端部部分之间的第一凹陷部分，所述凹陷部分限定第一凹陷，其中，所述凹陷部分被设置在所述第一凹陷与所述半导体衬底之间；第二线结构和第三线结构，所述第二线结构和所述第三线结构沿所述第一线结构的相对侧被设置在所述半导体衬底上，所述第二线结构和所述第三线结构与所述第一线结构间隔开，以限定所述第二线结构与所述第一线结构之间的第一间隙以及所述第三线结构与所述第一线结构之间的第二间隙；隔离层，所述隔离层被设置在所述第一间隙和所述第二间隙中并且还被设置在所述第一凹陷中，所述隔离层具有在所述第一凹陷中限定第二凹陷的第二凹陷部分；以及熔断器结构，所述熔断器结构被设置在所述第二凹陷中，其中所述隔离层的部分被设置在所述熔断器结构与所述第一线结构之间。

【技术特征摘要】
【国外来华专利技术】2013.12.27 US 14/142,6291.一种集成电路装置，包括：半导体衬底；第一线结构，所述第一线结构被设置在所述半导体衬底上，所述第一线结构具有两个端部部分以及位于所述两个端部部分之间的第一凹陷部分，所述凹陷部分限定第一凹陷，其中，所述凹陷部分被设置在所述第一凹陷与所述半导体衬底之间；第二线结构和第三线结构，所述第二线结构和所述第三线结构沿所述第一线结构的相对侧被设置在所述半导体衬底上，所述第二线结构和所述第三线结构与所述第一线结构间隔开，以限定所述第二线结构与所述第一线结构之间的第一间隙以及所述第三线结构与所述第一线结构之间的第二间隙；隔离层，所述隔离层被设置在所述第一间隙和所述第二间隙中并且还被设置在所述第一凹陷中，所述隔离层具有在所述第一凹陷中限定第二凹陷的第二凹陷部分；以及熔断器结构，所述熔断器结构被设置在所述第二凹陷中，其中所述隔离层的部分被设置在所述熔断器结构与所述第一线结构之间。2.根据权利要求1所述的集成电路装置，其中，所述隔离层的所述部分是第一部分，所述隔离层的第二部分被设置在所述熔断器结构与所述第二线结构之间，并且所述隔离层的第三部分被设置在所述熔断器结构与所述第三线结构之间。3.根据权利要求1所述的集成电路装置，其中，所述熔断器结构的表面与所述隔离层的距所述半导体衬底最远的表面大致共面。4.根据权利要求1所述的集成电路装置，其中，所述熔断器结构与所述第二线结构之间的距离和所述熔断器结构与所述第三线结构之间的距离基本相同。5.根据权利要求1所述的集成电路装置，其中，所述熔断器结构具有10-15nm的宽度。6.根据权利要求1所述的集成电路装置，其中，所述第二线结构和所述第三线结构提供一个或多个晶体管的栅极结构。7.根据权利要求3所述的集成电路装置，其中，所述两个端部部分的表面与所述熔断器结构的表面和所述隔离层的表面大致共面。8.根据权利要求3所述的集成电路装置，其中，所述第二线结构的表面与所述熔断器结构的表面和所述隔离层的表面大致共面。9.根据权利要求8所述的集成电路装置，其中，所述第三线结构的表面与所述熔断器结构的表面、所述隔离层的表面以及所述第二线结构的表面大致共面。10.根据权利要求3所述的集成电路装置，还包括被设置在所述熔断器结构的表面上的电路由构件。11.根据权利要求1至10中任一项所述的集成电路装置，其中，所述第一凹陷部分包括多晶硅。12.根据权利要求11所述的集成电路装置，其中，所述端部部分包括金属。13.根据权利要求12所述的集成电路装置，其中，所述熔断器结构包括钨。14.根据权利要求1至10中任一项所述的集成电路装置，其中，所述隔离层包括氮化硅、碳化硅或氮氧化硅。15.根据权利要求11所述的集成电路装置，其中，所述隔离层包括氮化硅。16.一种用于形成集成电路装置的方法，包括：在半导体衬底上形成具有两个端部部分以及位于所述两个端部部分之间的凹陷部分的第一线结构，其中，所述第一线结构被设置在两个第二线结构之间并且与所述两个第二线结构间隔开，以限定所述第一...

【专利技术属性】
技术研发人员：李呈光，W·M·哈菲兹，CH·简，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US