LDMOS装置中的锥形栅极氧化物制造方法及图纸

本发明专利技术涉及一种LDMOS装置中的锥形栅极氧化物。本发明专利技术提供用于LDMOS装置的方法。一种形成半导体结构的方法包括：形成栅极介电质，该栅极介电质包括具有第一均匀厚度的第一部分、具有不同于该第一均匀厚度的第二均匀厚度的第二部分、以及具有自该第一部分延伸至该第二部分的锥形表面的过渡部分。该栅极介电质形成于衬底的平坦的上表面上。该锥形表面相对于该衬底的该上表面呈锐角。

【技术实现步骤摘要】

本专利技术涉及半导体结构，尤其涉及具有锥形栅极氧化物的横向扩散金属氧化物半导体(laterallydiffusedmetaloxidesemiconductor；LDMOS)装置以及制造方法。
技术介绍
横向扩散金属氧化物半导体(laterallydiffusedmetaloxidesemiconductor；LDMOS)场效应晶体管(fieldeffecttransistor；FET)作为一种晶体管，在栅极与漏区之间具有漂移区，以避免漏结处(也就是基体与漏区之间的p-n结处)的高电场。LDMOS装置通常用于涉及约5V至约200V范围内的电压的高电压功率应用，电压施加于漏区及源区。高电压的相当大一部分可消耗于LDMOS装置中的漂移区内，以使在栅极介电质上产生的电场不会引起栅极介电质的击穿。电压击穿及热载流子迁移可发生于高电压装置例如高电压LDMOS装置内的不同位置。这些机制由高电场、高电流密度以及二者之间的交互驱动。高电场主要发生于高电压装置的结构中的p-n结以及尖角位置处。由栅极氧化物及多晶硅组成的场板常被用来降低漂移区中的电场。不过，场板在其漏极边缘处的装置中引入额外的不连续性。为增强场板的作用并在漏极提供改善的击穿电压裕度，有时使用阶梯氧化物配置。在阶梯氧化物配置中，在具有第一厚度的栅极氧化物的第一区域与具有第二厚度的该栅极氧化物的第二区域之间的过渡点处具有急剧的垂直不连续性(也就是阶梯)。该急剧的不连续性导致大电场，其处于可促使热载流子退化以及电压击穿的电流路径中。
技术实现思路
在本专利技术的第一态样中，提供一种形成半导体结构的方法。该方法包括形成栅极介电质，该栅极介电质包括具有第一均匀厚度的第一部分、具有不同于该第一均匀厚度的第二均匀厚度的第二部分、以及具有自该第一部分延伸至该第二部分的锥形表面的过渡部分。该栅极介电质形成于衬底的平坦的上表面上。该锥形表面相对于该衬底的该上表面呈锐角。在本专利技术的另一态样中，提供一种形成半导体结构的方法。该方法包括：在衬底中形成第一阱，以及在该衬底中邻接该第一阱形成第二阱，其中，该第一阱的上表面及该第二阱的上表面与该衬底的上表面共平面。该方法还包括形成栅极介电质，该栅极介电质包括在该第一阱的该上表面上的薄部分、在该第二阱的该上表面上的厚部分、以及具有自该薄部分延伸至该厚部分的锥形表面的过渡部分。该方法还包括：在该栅极介电质上形成栅极导体；邻接该第一阱形成源区；以及邻接该第二阱形成漏区。在本专利技术的另一态样中，提供一种包括栅极介电质的半导体结构。该栅极介电质包括：具有第一平坦上表面及第一均匀厚度的第一部分；具有第二平坦上表面以及不同于该第一均匀厚度的第二均匀厚度的第二部分；以及具有自该第一部分延伸至该第二部分的锥形表面的过渡部分。该栅极介电质在衬底的平坦的上表面上。该锥形表面相对于该衬底的该上表面呈锐角。在本专利技术的另一态样中，提供一种半导体结构，包括：在衬底的第一阱中的沟道区；在该衬底的第二阱中的漂移区；在该衬底中并邻接该沟道区的源区；以及在该衬底中并邻接该漂移区的漏区。该结构包括栅极介电质，该栅极介电质包括：在该沟道区上的薄部分；在该漂移区上的厚部分；以及具有自该薄部分延伸至该厚部分的锥形表面的过渡部分。该栅极介电质在该衬底的平坦的上表面上。该锥形表面相对于该衬底的该上表面呈锐角。附图说明通过参照以本专利技术的示例实施例的非限制性示例方式表示的多个附图，在下面的具体实施方式中说明本专利技术。图1及2显示LDMOS装置；图3至11显示依据本专利技术的态样的结构以及各制程步骤；图12显示依据本专利技术的态样制造的装置的性能图表；图13A至C显示依据本专利技术的态样的替代结构及各制程步骤；图14显示依据本专利技术的态样的替代结构及各制程步骤；以及图15至18显示依据本专利技术的态样的替代结构及各制程步骤。具体实施方式本专利技术涉及半导体结构，尤其涉及具有锥形栅极氧化物的横向扩散金属氧化物半导体(LDMOS)装置以及制造方法。依据本专利技术的态样，LDMOS装置设有栅极氧化物，该栅极氧化物具有厚区、薄区以及在该厚区与该薄区之间的锥形区。在实施例中，通过蚀刻制程参数来控制该锥形区的上表面的角度，以获得想要的角度。以这种方式，本专利技术的实施提供具有锥形栅极氧化物的LDMOS装置。依据本专利技术的态样，通过使一段横向距离内的栅极氧化物的厚度的过渡形成锥形，来降低薄栅极氧化物区与厚栅极氧化物区之间的过渡区的电场。所述形成锥形降低电场在横向距离上分布时电场中的不连续性。电场中的该降低随着锥形的角度自90度降低而变化。最大效益发生于自90度开始降低时以及在角度接近0度时趋于零。有益的锥形量受栅极的漏端处的最终氧化物厚度的限制。依据漂移区掺杂分布，具有一个最大锥形，超出该最大锥形时，由于靠近栅极的漏端的氧化物变薄而使装置的电压击穿开始下降。如这里所述的控制锥形角度提供改进的热载流子可靠性，同时仍保持装置的击穿电压(breakdownvoltage；VBD)。依据本专利技术的态样，提供一种装置(例如高电压LDMOS装置)，该装置包括：形成于衬底的平坦表面上的栅极氧化物，该栅极氧化物具有第一厚度及第二厚度；以及在该第一厚度与该第二厚度之间的过渡区，该过渡区包括小于90度的斜面(与垂直阶梯相对)。在实施例中，通过氧化物蚀刻(例如湿式蚀刻)调整该斜面，以依据装置的漂移区掺杂分布获得预定的栅极氧化物击穿电压。在实施例中，该第一厚度大于该第二厚度，其中，该第一厚度形成于LDMOS的漂移区上方，且该第二厚度形成于沟道区上方。在实施例中，该第一厚度及该第二厚度在该过渡区之外分别具有均匀的厚度(而不是在第一厚度及第二厚度区域中逐渐增加或逐渐降低的厚度)。本专利技术的态样还包括制造此类装置的方法。本专利技术的结构可实施于半导体结构中，该半导体结构可通过若干不同的工具以若干方式制造。不过，一般来说，该些方法及工具用来形成尺寸在微米及纳米级的半导体装置。用于制造半导体装置的方法(也就是技术)采用集成电路(IC)技术。例如，半导体装置建于晶圆上并以通过在晶圆的顶部上执行光刻制程而图案化的材料膜实现。详而言之，半导体装置的制造使用三个基本构建块：(i)在衬底上沉积和/或生长材料薄膜，(ii)通过光刻成像在该些膜的顶部施加图案化掩膜，以及(iii)相对该掩膜选择性蚀刻该些膜。图1显示LDM本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，包括：形成栅极介电质，该栅极介电质包括具有第一均匀厚度的第一部分、具有不同于该第一均匀厚度的第二均匀厚度的第二部分、以及具有自该第一部分延伸至该第二部分的锥形表面的过渡部分，其中，该栅极介电质形成于衬底的平坦的上表面上，以及该锥形表面相对于该衬底的该上表面呈锐角。

【技术特征摘要】
2014.12.30 US 14/585,9331.一种形成半导体结构的方法，包括：
形成栅极介电质，该栅极介电质包括具有第一均匀厚度的第一部
分、具有不同于该第一均匀厚度的第二均匀厚度的第二部分、以及具
有自该第一部分延伸至该第二部分的锥形表面的过渡部分，
其中，该栅极介电质形成于衬底的平坦的上表面上，以及
该锥形表面相对于该衬底的该上表面呈锐角。
2.如权利要求1所述的方法，其中：
该第一均匀厚度大于该第二均匀厚度；以及
所述形成该栅极介电质包括在横向扩散金属氧化物半导体装置的
漂移区上方形成该第一部分。
3.如权利要求2所述的方法，其中，所述形成该栅极介电质包括
在该横向扩散金属氧化物半导体装置的沟道区上方形成该第二部分。
4.如权利要求3所述的方法，还包括：
在该栅极介电质上形成栅极导体；
邻接该沟道区形成源区；以及
邻接该漂移区形成漏区。
5.如权利要求1所述的方法，其中，所述形成该栅极介电质包括
形成具有第一平坦上表面的该第一部分。
6.如权利要求5所述的方法，其中，所述形成该栅极介电质包括
形成具有第二平坦上表面的该第二部分。
7.如权利要求1所述的方法，其中，所述形成该栅极介电质包括：
形成在该衬底的该上表面上且具有与该第一厚度相等的厚度的第
一介电层；
蚀刻该第一介电层的部分，其中，该蚀刻形成该锥形表面；以及
形成在该衬底的该上表面上且具有与该第二厚度相等的厚度的第
二介电层。
8.如权利要求7所述的方法，其中，该锐角为预定义，并且所述
方法还包括调整该蚀刻以获得该预定义的锐角。
9.如权利要求1所述的方法，其中：
所述形成该栅极介电质包括形成具有第三均匀厚度的第三部分，
以及具有自该第二部分延伸至该第三部分的另一锥形表面的另一过渡
部分；
该第二均匀厚度小于该第一均匀厚度；
该第三均匀厚度小于该第二均匀厚度；以及
该另一锥形表面相对于该衬底的该上表面呈另一锐角。
10.一种形成半导体结构的方法，包括：
在衬底中形成第一阱；
在该衬底中邻接该第一阱形成第二阱，其中，该第一阱的上表面
及该第二阱的上表面与该衬底的上表面共平面；
形成栅极介电质，该栅极介电质包括在该第一阱的该上表面上的
薄部分、在该第二阱的该上表面上的厚部分、以及具有自该薄部分延
伸至该厚部分的锥形表面的过渡部分；
在该栅极介电质上形成栅极导体；
邻接该第一阱形成源区；以及
邻接该第二阱形成漏区。
11.如权利要求10所述的方法，其中，所述形成该栅极介电质包
括：
在该第一阱的该上表面上及该第二阱的该上表面上形成第一介电
层，其中，该第一介电层具有第一厚度；
蚀刻该第一介电层的部分，其中，该蚀刻形成该锥形表面；以及
在该第一阱的该上表面上形成第二介电层，其中，该第二介电层
具有小于该第一厚度的第二厚度。
12.如权利要求11所述的方法，其中，该锥形表面相对于该衬底

【专利技术属性】
技术研发人员：B·J·布朗，N·B·费尔彻恩弗尔德，M·G·勒维，S·莎尔玛，Y·石，M·J·谢拉克，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY