根据示例性实施例，提供一种无引线封装半导体器件，其具有顶部和底部相对的主表面以及在其间延伸的侧壁。所述无引线封装半导体器件包括引线框子组件，所述引线框子组件具有两个或更多个引线框部分的阵列，并且每个引线框部分上布置有半导体管芯。存在至少五个I/O端子，其中所述I/O端子的每一个包括相应的金属侧焊盘；并且相应的金属侧焊盘布置在所述凹陷中。该实施例的特征在于对每个侧焊盘进行电镀。电镀的侧焊盘接受焊料，并且凹陷中包括半月形的焊料。
【技术实现步骤摘要】
本公开涉及集成电路(IC)封装。具体地，本公开涉及无引线封装半导体器件及其制造方法。
技术介绍
电子工业一直依赖于半导体技术的进步，以在更紧凑的区域中实现更高性能的器件。在很多应用中，实现更高性能的器件要求将大量电子器件集成在单个硅晶片上。随着硅晶片的给定面积中器件数量增加，制造工艺变得更加困难。已经制造出很多种半导体器件，其在很多学科具有各种应用。这些硅基半导体器件一般包括金属-氧化物-半导体场效应晶体管(MOSFET)，例如P沟道MOS (PMOS)、n沟道(NMOS)和互补MOS (CMOS)晶体管、双极晶体管、BiCMOS晶体管。这些MOSFET器件包括位于导电栅极和硅类衬底之间的绝缘材料；因此，这些器件一般称为IGFET (绝缘栅极FET)。在晶片衬底上制造多个半导体器件后，面临的具体挑战是针对器件给定的目的对这些器件进行封装。由于器件一般都布置在印刷电路基板上，所以随着便携式系统复杂性的增加，将存在使尺寸减小、增强电性能以及增强构成系统的单个组件的热性能的相应需要。存在可以解决这些挑战的封装的需要。
技术实现思路
已经法发现本公开可以有效解决对用于便携式系统的半导体器件进行封装的挑战。已知无引线封装半导体器件比有引线封装更具优点。这些无引线封装通常焊接在印刷电路板(PCB)子系统上。然而，有时难以监测和控制器件底部I/O端子(这些I/O端子被电镀以提高可焊接性)和它们的对应PCB焊盘之间的焊接连接的质量。通过在I/O端子的可见垂直面上呈现可焊接表面，用户可以观察焊料在垂直面上的浸润，并且当焊料冷却且变硬时，用户可以注意到对具有足够质量的机械和电学连接加以表示的半月形焊料。通过设计确保垂直面不被引线框连接条等阻隔的引线框子组件，并结合索引的激光，可以制造具有完全暴露I/O端子上的垂直面的器件。索引的激光沿着I/O端子的垂直面形成开口，以便所述垂直面可以与可焊接表面进行完全电镀。开口可以形成在外部I/o端子中，并且通过结合用于内部I/o端子的偏移几何形状形成在位于外部端子之间的内部I/o端子中。在示例性实施例中，存在一种无引线封装的半导体器件，具有相对的顶部和底部主表面以及在其间延伸的侧壁。所述无引线封装的半导体器件包括引线框子组件，所述引线框子组件具有两个或更多个引线框部分的阵列，每个引线框部分上布置有半导体管芯。存在至少五个I/o端子，其中所述端子的每一个包括相应的金属侧焊盘并且相应的金属侧焊盘布置在凹陷中。在另一个示例性实施例中，一种用于在具有引线框组件的无引线芯片载体(LCC)中形成半导体器件的方法，所述引线框组件具有引线框子组件的阵列，每个引线框子组件上都布置有器件管芯，子组件具有与器件管芯电连接的I/o端子，所述I/O端子通过连接条相互连接，并且位于两个其他I/o端子之间的中间I/O端子具有偏移几何。所述方法包括将引线框组件和I/O端子封装在模塑料中；沿第一方向在一系列平行切割中，将覆盖I/O端子的模塑料激光切割至连接条的深度，暴露I/o端子的垂直表面，并且形成包围每个I/O端子的凹陷，所述偏移几何形为所述激光切割提供空间以便使得可以暴露中间I/o端子的垂直表面。对I/o端子进行电镀以形成电镀的垂直表面。执行附加系列的切割，沿所述第一方向切割，延伸穿过连接条和模塑料；以及执行沿第二方向的一系列平行切割，第二方向相对于第一方向形成角度，第二系列的切割延伸穿过引线框组件和模塑料，将引线框组件单体化为单独的器件。在示例性实施例中，一种用于无引线芯片载体(LCC)的引线框子组件包括:第一子组件部分，所述第一子组件部分包括:第一管芯附着连接部(landing);第一组的I/O端子，用于附着到第一管芯附着连接部的IC器件的连接；第一子组件部分的第一连接条边界，将第一管芯附着连接部和第一组的I/O端子相互机械和电学地连接。第二子组件部分包括:第二管芯附着连接部；第二组I/O端子，用于附着到第二管芯附着连接部的另一个IC器件的连接；第二子组件部分的第二连接条边界，将第二管芯附着连接部和第二组的I/O端子相互机械和电学地连接。中间子组件部分包括:第一中间组的I/O端子，用于到所述IC器件或所述另一 IC器件的连接；第一中间连接条边界，连接所述组的相应中间I/O端子的每一个，其中第一中间连接条边界机械和电学地连接到第一连接条边界和第二连接条边界，第一中间连接条边界相对于第一连接条边界和第二连接条边界具有朝向子组件的中心点的偏移几何，并且第一组的I/o端子、第二组的I/O端子和中间组的I/O端子彼此共线，并且第一组、第二组和中间组的I/O端子的垂直面不被阻隔。本专利技术的上述概述并不意图表示每一个公开的实施例或者本专利技术的每个方面。以下在附图和【具体实施方式】中提供其他方面和示例性实施例。【附图说明】考虑结合附图对本专利技术各实施例的以下详细描述，可以更全面地理解本专利技术，其中:图1A-1B是根据本公开实施例的具有修改端子互连的引线框的底面图；图1C-1D是根据本公开实施例的具有多个修改端子互连的引线框的底面图；图2A-2D是根据本公开实施例的制造具有图1A-1B的引线框的器件的简化截面图和透视图；图3是根据本公开实施例的组装工艺的流程图；图4A-4F是根据本公开实施例的已经将器件组装在引线框中的示例性引线框的多个视图；以及图5A-5B示出了根据本公开组装的示例性器件的I/O端子的增强可焊接性示例的一对侧视图。虽然本专利技术适于各种修改和备选形式，作为示例，在附图中示出其细节并详细描述。然而应当理解，本专利技术不限于所描述的具体实施例。相反，本专利技术覆盖落入由随附权利要求定义的本专利技术的精神和范围内的所有修改、等同和备选。【具体实施方式】已知本专利技术用于解决在便携式系统中使用的半导体器件封装时的挑战。已知无引线封装半导体器件比有引线封装更具优点。这些优点包括减小引线电感而具有更好的电性能、通过使用暴露的热垫片来改善到PCB(印刷电路板)的热传导而得到良好的热耗散、减小的封装厚度和更小的占位(footprint)，这减小了 PCB上占用的面积。无引线封装半导体器件的示例包括QFN(四方扁平无引线器件)和DFN(分立扁平无引线器件)。然而，无引线封装半导体器件的缺点是，当安装在PCB上时难以对焊接点进行检查。常规检查技术使用一种名为自动光学检查(AOI)系统，其中相机针对各种缺陷(例如开路连接、短路连接、焊接细化和不正确放置的器件)，对安装在PCB上的无引线封装半导体器件进行扫描。由于半导体器件I/O端子布置在器件底部，并因此当器件安装在PCB上时无法被看到，所以一般不太可能对无引线半导体器件使用AOI系统。自动X射线检查(AXI)系统可以允许对焊接点进行检查，但是AXI系统较为昂贵。一种允许由AOI系统对焊接点进行检查的系统将包括金属侧焊盘，所述金属侧焊盘从器件底部的器件I/o端子至少部分地向上延伸至器件外侧壁。典型地，金属侧焊盘可以由锡、铅或者锡铅合金形成。在将器件附着到PCB的焊接过程中，焊料将浸润器件底部的I/O端子以及金属侧焊盘。因此，焊接点的一部分将可见，从而允许通过AOI技术来检查。即使I/O端子未正确焊接在PCB上，只要金属侧焊盘是正确焊接的，就可认为焊接点是好的。除了便于检查，金属侧焊盘还可本文档来自技高网...
【技术保护点】
一种用于无引线芯片载体LCC的引线框子组件，包括：第一子组件部分，包括：第一管芯附着连接部；第一组的I/O端子，用于附着到第一管芯附着连接部的IC器件的连接；第一子组件部分的第一连接条边界，将第一管芯附着连接部和第一组I/O端子相互机械和电学地连接；第二子组件部分，包括：第二管芯附着连接部；第二组的I/O端子，用于附着到第二管芯附着连接部的另一IC器件的连接；第二子组件部分的第二连接条边界，将第二管芯连附着接部和第二组I/O端子相互机械和电学地连接；中间子组件部分，包括：第一中间组的I/O端子，用于到所述IC器件或所述另一IC器件的连接；第一中间连接条边界，连接所述组的相应中间I/O端子的每一个，所述第一中间连接条边界机械和电学地连接到第一连接条边界和第二连接条边界，所述第一中间连接条边界相对于第一连接条边界和第二连接条边界具有朝向所述子组件的中心点的偏移几何，以及其中所述第一组的I/O端子、第二组的I/O端子和中间组I/O端子彼此共线，并且第一组、第二组和中间组的I/O端子的垂直面不被阻隔。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：梁志豪，贺伟鸿，森克·哈贝尼希特，波姆皮奥·乌马里，何伟强，冯而威，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。