半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种在例如以SiC功率MOSFET为代表的使用禁带宽度比硅大的半导体材料的半导体装置中，确保与Si功率MOSFET近似的栅绝缘膜的可靠性的技术。为了实现该目的，在SiC功率MOSFET中，栅电极(GE)由与栅绝缘膜(GOX)接触地形成且厚度为200nm以下的多结晶硅膜(PF1)和与该多结晶硅膜(PF1)接触地形成且任意厚度的多结晶硅膜(PF2)构成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置及其制造方法，尤其涉及使用禁带宽度比硅大的半导体材料的半导体装置及适用于其制造技术的有效技术。
技术介绍
在作为功率半导体装置之一的功率金属绝缘膜半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor：MOSFET)中，以往使用硅基板(Si基板)的功率MOSFET(以下，记载为Si功率MOSFET)是主流。但是，使用碳化硅基板(以下，记为SiC基板)的功率MOSFET(以下，记为SiC功率MOSFET)与Si功率MOSFET相比，能高耐压化及低损失化。究其原因，由于碳化硅(SiC)与硅(Si)相比，禁带宽度大，因此，绝缘破坏耐压大，其结果，即使使漂移层薄，也能确保耐压。即，在SiC功率MOSFET中，即使使漂移层薄，也能确保绝缘破坏耐压，并且，因为漂移层薄，因此，能减小SiC功率MOSFET的接通电阻。因此，在省电或考虑环境型的变换器
中，SiC功率MOSFET备受瞩目。SiC功率MOSFET的基本结构与Si功率MOSTET相同。即，在由SiC构成的基板上形成第一导电型的漂移层，在漂移层内的一部分形成第二导电型的焊接区域。另外，在焊接区域内的一部分形成第一导电型的源区域，在从源区域通过焊接区域与漂移层连接的称为信道的区域的基板表面形成栅绝缘膜，在该栅绝缘膜上形成栅电极。作为晶体管进行动作时，通过控制栅电极的电位，通过栅绝缘膜控制信道表面的电位，控制信道电流、即从源区域通过焊接区域向漂移层流动的电流。在此，如在专利文献1中所述，一般地，作为SiC功率MOSFET中的栅电极及栅绝缘膜的材料，普遍应用在Si功率MOSFET中已经有实效的多结晶硅(多晶硅)及二氧化硅(氧化硅：SiO2)。这样，在SiC功率MOSFET中，因为在栅绝缘膜和栅电极中使用在Si功率MOSFET中有实效的材料、即氧化硅和多结晶硅，因此，期望能确保与Si功率MOSFET的情况相同的可靠性。然而，例如，如在非专利文献1所述，在形成于SiC基板上的氧化硅中，难以实现与在Si基板上形成氧化硅的情况同等水准的可靠性，以高概率产生在比本来的绝缘耐压低的电压产生绝缘破坏的、所谓的脱落损坏破坏(extrinsicbreakdown)。在形成于SiC基板上的氧化硅中多次产生脱落损坏的理由在于，SiC基板的缺陷比Si基板多。因此，例如如专利文献2、专利文献3所示，兴盛地研究了在缺陷多的SiC基板上形成可靠性高的氧化硅膜的技术。但是，之前在SiC功率MOSFET中，没有实现了与Si功率MOSFET相同的栅绝缘膜的可靠性的报告。现有技术文献专利文献专利文献1：日本特开2009-212366号公报专利文献2：日本特开2005-101148号公报专利文献3：日本特开2006-156478号公报非专利文献非专利文献1：J.Senzaki,etal,“Evaluationof4H-SiCThermalOxideReliabilityUsingArea-ScalingMethod,”JapanJournalofAppliedPhJ.Senzaki,etal,“Evaluationof4H-SiCThermalOxideReliabilityUsingArea-ScalingMethod,”JapanJournalofAppliedPhysics,vol.48pp.081404-1～4,(2009)
技术实现思路
专利技术所要解决的课题功率MOSFET是用于电源系统的控制的开关元件，在用途的性能方面，要求高可靠性，以免在动作中产生故障。栅绝缘膜的绝缘破坏是在MOSFET中担心的故障模式之一。因此，在作为产品出货前，实施对栅电极施加比动作条件高的电压等的试验，进行只输出经得住试验的良品之类的审查。此时，当审查后的成品率低时，由于产品成本高，因此，要求形成在试验中不会掉落的高品质的栅绝缘膜的技术。尤其在SIC功率MOSFET中，难以实现与Si功率MOSFET等同的栅绝缘膜的可靠性，盛行提高栅绝缘膜的可靠性的研究。本专利技术的目的在于提供例如在以SiC功率MOSFET为代表的使用比硅禁带宽度大的半导体材料的半导体装置中，确保与Si功率MOSFET等同的栅绝缘膜的可靠性的技术。其他课题与新的特征从本说明书的记述及附图变得明确。用于解决课题的方法一实施方式的半导体装置具备：(a)第一导电型的基板，其具有第一主面及与上述第一主面相反面的第二主面，由禁带宽度比硅大的半导体材料构成；(b)形成于上述基板的上述第一主面的上述第一导电型的漂移层。并且，具备：(c)上述第二导电型的焊接区域，其距上述漂移层的表面具有第一深度，向上述漂移层内导入与上述第一导电型不同的第二导电型的第一杂质；(d)上述第一导电型的源区域，其距上述漂移层的表面具有第二深度，与上述焊接区域的端部离开地配置于上述焊接区域内，导入上述第一导电型的第二杂质。另外，具备：(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜；(f)与上述栅绝缘膜接触的栅电极；(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域。其中，上述栅电极包括：(f1)损害抑制层，其与上述栅绝缘膜接触，抑制对上述栅绝缘膜的损害；(f2)电阻减小层，其形成于上述损害抑制层，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻。此时，上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料构成。另外，一实施方式的半导体装置的制造方法具备：(a)准备由禁带宽度比硅大的半导体材料构成的第一导电型的基板的工序；(b)在上述基板的第一主面上形成上述第一导电型的漂移层的工序；(c)在上述基板的与上述第一主面相反侧的第二主面上形成上述第一导电型的漏极区域的工序。接着，具备：(d)通过在上述漂移层导入与上述第一导电型不同的第二导电型的第一杂质，在上述漂移层内形成距上述漂移层的表面具有第一深度的上述第二导电型的焊接区域的工序。接着，具备：(e)上述(d)工序后，通过在上述焊接区域内导入上述第一导电型的第二杂质，形成距上述漂移层的表面具有第二深度，并与上述焊接区域的端部离开的上述第一导电型的源区域的工序。另外，具备：(f)上述(e)工序后，形成至少包括与上述漂移层和上述源区域之间的上述焊接区域接触的部分的栅绝缘膜的工序；(g)上述(f)工序后，形成与上述栅绝缘膜接触的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：(a)具有第一主面及与上述第一主面相反面的第二主面，由禁带宽度比硅大的半导体材料构成的第一导电型的基板；(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层；(c)距上述漂移层的表面具有第一深度，在上述漂移层内导入有与上述第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域；(d)距上述漂移层的表面具有第二深度，在上述焊接区域的端部离开地配置于上述焊接区域内，导入有上述第一导电型的第二杂质的上述第一导电型的源区域；(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘膜；(f)与上述栅绝缘膜接触的栅电极；以及(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域，上述栅电极包括：(f1)损害抑制层，其与上述栅绝缘膜接触，抑制对上述栅绝缘膜的损害；以及(f2)电阻减小层，其形成于上述损害抑制层上，与未设置该电阻减小层的情况相比，有助于减小栅电极电阻，上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的第二材料构成。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，
具备：
(a)具有第一主面及与上述第一主面相反面的第二主面，由禁带宽度比
硅大的半导体材料构成的第一导电型的基板；
(b)形成于上述基板的上述第一主面上的上述第一导电型的漂移层；
(c)距上述漂移层的表面具有第一深度，在上述漂移层内导入有与上述
第一导电型不同的第二导电型的第一杂质的上述第二导电型的焊接区域；
(d)距上述漂移层的表面具有第二深度，在上述焊接区域的端部离开地
配置于上述焊接区域内，导入有上述第一导电型的第二杂质的上述第一导电型
的源区域；
(e)至少与上述漂移层和上述源区域之间的上述焊接区域接触的栅绝缘
膜；
(f)与上述栅绝缘膜接触的栅电极；以及
(g)形成于上述基板的上述第二主面侧的上述第一导电型的漏极区域，
上述栅电极包括：
(f1)损害抑制层，其与上述栅绝缘膜接触，抑制对上述栅绝缘膜的损害；
以及
(f2)电阻减小层，其形成于上述损害抑制层上，与未设置该电阻减小层
的情况相比，有助于减小栅电极电阻，
上述损害抑制层由与构成上述漂移层及上述焊接区域的第一材料不同的
第二材料构成。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第一材料和上述第二材料的热膨胀率不同。
3.根据权利要求2所述的半导体装置，其特征在于，
上述损害抑制层的厚度是200nm以下。
4.根据权利要求3所述的半导体装置，其特征在于，
构成上述基板、上述漂移层及上述焊接区域的上述第一材料是碳化硅。
5.根据权利要求4所述的半导体装置，其特征在于，
构成上述损害抑制层的上述第二材料是多结晶硅。
6.根据权利要求5所述的半导体装置，其特征在于，
上述电阻减小层由多结晶硅膜形成。
7.根据权利要求5所述的半导体装置，其特征在于，
上述电阻减小层由金属硅化物膜或金属膜形成。
8.根据权利要求5所述的半导体装置，其特征在于，
上述电阻减小层由金属硅化物膜和形成在上述金属硅化物膜上的金属膜
的层叠膜形成。
9.根据权利要求1所述的半导体装置，其特征在于，
上述第一导电型是n型，上述第二导电型是p型。
10.一种半导体装置的制造方法，其特征在于，
具备下述工序：
(a)准备由禁带宽度比硅大的半导体材料构成的第一导电型的基板的工
序；
(b)在上述基板的第...

【专利技术属性】
技术研发人员：毛利友纪，峰利之，三木浩史，松村三江子，滨村浩孝，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：日本;JP