本发明专利技术公开了一种超结器件，电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；N型柱的宽度包括两个以上；不同宽度的N型柱被完全耗尽所需的反向电压不同，使不同宽度的N型柱组成的超结单元的电容最小值所对应的反向电压不同，通过将N型柱的宽度设置为两个以上使各超结单元取电容最小值时的反向电压互相错开，从而使得在任意反向电压下都有电容大于电容最小值的超结单元，使得电荷流动区的超结结构的整体电容最小值增加并大于各超结单元的电容最小值的叠加。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能提高超结结构的电容最小值，减小开关中的电压剧烈变化，改善电路和系统的电磁干扰性能，使器件易于使用。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(super junct1n)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散 M0S 晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor, VDM0S)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)。超结 MOSFET能在反向击穿电压与传统的VDM0S器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。现有超结结构，都包含电荷流动区、横向承受反向偏置电压的终端区和处于电荷流动区和终端区之间的过渡区，终端区环绕于所述电荷流动区的外周。超结器件由电荷流动区中的重复排列的器件元胞组成，器件元胞包括由一个N型柱3和一个P型柱4组成的超结单元以及在超结单元顶部形成的超结器件单元组成。如图1所示，是现有超结MOSFET器件的剖面图；以平面栅超结N型MOSFET器件为例，器件元胞结构为:在N型重掺杂的娃衬底1上形成有N型外延层31，在N型外延层31中形成有N型柱3和P型柱4。在P型柱4的顶部形成有P阱7，在P阱7中形成有N+区组成的源区8和由P+区组成的P阱引出区9，在P阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。还包括:层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。在硅衬底1的背面形成有背面金属层13，背面金属层13引出漏极。由于硅衬底1为重掺杂，N型外延层31为轻掺杂，在二者交界处形成有浓度过渡的区域。图1中E1E2界面为减薄后的硅衬底1的底部表面，界面D1D2为硅衬底1的顶部表面，界面C1C2为超结结构的底部界面，界面M1M2为N型外延层31的顶部表面。界面E1E2和界面D1D2之间的厚度为T00，界面E1E2和界面M1M2之间的厚度为T10，界面C1C2和界面M1M2之间的厚度为T20，界面D1D2和界面C1C2之间的厚度为T30。如图1所示的现有器件中，电流流动区由P型柱4和N型柱3形成，P型柱4和N型柱3交替排列，在反向偏置时在较低电压下互相耗尽，如果P型柱和N型柱能完成耗尽，那么器件的反向击穿电压可以与N型杂质的浓度无关，从而可以采用很高浓度或说很低电阻率的N型杂质得到很高的电压，例如现在可以采用1欧姆?厘米的N型柱和P型柱构成电流流动区，实现高达600伏或700伏的击穿电压，器件的导通电阻小于普通VDM0S的1/10。为了得到最高的击穿电压，P型柱和N型柱的电荷要完全平衡，如果假设Wp，Wn分布是P型柱和N型柱的宽度，p η和p p分别是Ρ型柱和Ν型柱的杂质浓度，那么理想情况下，Wp p pO = Wn p nO，在实际制作过程中，由于工艺有一定的变化，特别是在P型柱的杂质总量多于N型杂质的杂质总量时，器件的抗电流冲击能力得到提高，而且器件的击穿电压与P型杂质总量和N型杂质总量的偏差的依赖关系得到改善，因此实际器件中很多都采用P型杂质总量大于等于N型杂质总量。 由图1可以看出，在器件从导通状态变成反向截止状态的过程中，由于相邻P型柱4和N型柱3的进行横向耗尽，并在某一电压下将N型柱3的部分或全部完全耗尽，此时器件的栅漏电容Cgd变成非常小，Cgd是栅氧化层Cox和硅电容Csi的串联而成。如图2所示，是现有超结MOSFET器件的源漏电压和栅漏电容曲线；在现有超结器件中，各N型柱3的尺寸相同，各P型柱4的尺寸也相同，所以超结单元的尺寸都相同，这样各超结单元会在相同的源漏电压下被耗尽，各超结单元耗尽后的宽度也相同故电容也相同。由曲线301可知，超结单元在Vds 1处有一个电容Cgd的最小值CpO，由于各超结单元都相同，所以整个超结器件的在Vdsl处会出现一个最小值。由于dv/dt = igp/Cgd(vd)，其中，Vd表示漏极电压，一般源极接地，Vd也为源漏电压Vds ；Cgd(Vd)表示栅漏电容Cgd为Vd的函数即Cgd的取值会随Vd变化，igp表示栅极电流，dv/dt表示漏极电压即Vd的变化；可知，当Vd将N型柱3的部分或全部完全耗尽而使Cgd变成非常小时，在该电压下dv/dt会变得非常大，从而导致使用器件的电路或系统出现很大的电磁干扰，影响电路和系统的正常工作；这一情况在从高压反向截止状态到导通状态的变化过程中同样存在。这种在开关过程中过高的dv/dt，除了造成应用中的回路的震荡，还可能造成应用系统的过大的电流和电压过冲，造成电路损坏。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能提高超结结构的电容最小值，减小开关中的电压剧烈变化，改善电路和系统的电磁干扰性能，使器件易于使用。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间。电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；所述N型柱的宽度包括两个以上，所述P型柱和其邻近的所述N型柱的电荷平衡。不同宽度的所述N型柱被完全耗尽所需的反向电压不同，使不同宽度的所述N型柱组成的超结单元的电容最小值所对应的反向电压不同，通过将所述N型柱的宽度设置为两个以上使各所述超结单元取电容最小值时的反向电压互相错开，从而使得在任意反向电压下都有电容大于电容最小值的所述超结单元，使得所述电荷流动区的所述超结结构的整体电容最小值增加并大于各所述超结单元的电容最小值的叠加。进一步的改进是，宽度越小的所述N型柱越靠近所述电荷流动区的中间区域，宽度越大的所述N型柱越靠近所述电荷流动区的外周。进一步的改进是，相同宽度的所述N型柱的超结单元相互邻接形成超结单元段，每一种宽度的所述N型柱至少包括3个。进一步的改进是，两个相邻的所述超结单元段的结合处设置有一个过渡N型柱，所述过渡N型柱的宽度介于两个相邻的所述超结单元段的两种所述N型柱的宽度之间，以提高两个相邻的所述超结单元段的结合处的所述P型柱和所述N型柱之间的电荷平衡。进一步的改进是，宽度越大的所述N型柱越靠近所述电荷流动区的中间区域，宽度越小的所述N型柱越靠近所述电荷流动区的外周。进一步的改进是，所述电荷流动区的最外侧的所述超结单元段的N型柱和P型柱交替排列结构一直向外延伸到所述过渡区中。进一步的改进是，所述终端区的最外端的一个以上的P型柱的宽度小于所述电荷流动区的任一 P型柱的宽度、且所述终端区的最外端的一个以上的P型柱的深度小于所述电荷流动区的任一 P型柱的深度。进一步的改进是，从所述电荷流动区的一侧到另一侧的排列方向上，所述N型柱的宽度按相同的变化尺寸逐步变小；或者从所述电荷流动区的一侧到另一侧的排列方向上，所述N型柱的宽度按相同的变化尺寸逐步变大。进一步的改进是，所述超结器件为超结M0SFET，所述超结MOS本文档来自技高网...
【技术保护点】
一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元；所述N型柱的宽度包括两个以上，所述P型柱和其邻近的所述N型柱的电荷平衡；不同宽度的所述N型柱被完全耗尽所需的反向电压不同，使不同宽度的所述N型柱组成的超结单元的电容最小值所对应的反向电压不同，通过将所述N型柱的宽度设置为两个以上使各所述超结单元取电容最小值时的反向电压互相错开，从而使得在任意反向电压下都有电容大于电容最小值的所述超结单元，使得所述电荷流动区的所述超结结构的整体电容最小值增加并大于各所述超结单元的电容最小值的叠加。
【技术特征摘要】
【专利技术属性】
技术研发人员：肖胜安，曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。