形成用于半导体装置的接点结构的方法及生成的装置制造方法及图纸

本申请揭示形成用于半导体装置的接点结构的方法及生成的装置。该方法包括，除其它外，一种形成接点结构在晶体管装置的源极/漏极区域的方法。该晶体管装置包含栅极结构及位在该栅极结构上方的栅极覆盖层。该方法包含形成传导耦接至该源极/漏极区域的延伸高度外延接点结构。该延伸高度外延接点结构包含位在该栅极覆盖层的上表面的高度水平上方的高度水平处的上表面。该方法更包含执行蚀刻工艺以缩减至少部分该延伸高度外延接点结构的侧向宽度，并且，在执行该蚀刻工艺之后，形成金属硅化物材料在至少部分经缩减的延伸高度的磊晶接点结构上及形成传导接点在该金属硅化物材料上。

【技术实现步骤摘要】

本申请揭示一般关于半导体装置的形成，并且，尤其关于形成用于半导体装置的接点结构的各种方法及生成的装置。
技术介绍
在现代的集成电路中，诸如微处理器、储存装置及类似装置，非常大量的电路元件，尤其是晶体管，是提供及操作于有限的芯片面积上。晶体管来自以各种形状及形式，例如平面晶体管、鳍式场效晶体管、纳米线装置等等。不论该晶体管装置的实体配置，每个装置包括漏极及源极区域以及位在该源极/漏极区域的上方及之间的栅极结构。当适当的控制电压施加至该栅极电极时，传导通道区域形成于该漏极区域及该源极区域之间。不论考量的是平面或非平面装置，电性连接至该装置必须形成以便该装置可以依所需而运作。也就是说，电性连接必须在该装置的该源极区域、该漏极区域及该栅极电极上达成。经由使用此类的场效晶体管，更多复杂的电路组件可以组成，诸如反相器及类似组件，藉以形成复杂的逻辑电路、内嵌式记忆体及类似的组件。近年来，由于该晶体管装置的尺寸缩减，该电路组件的操作速度已经随着每一个新装置世代而提升，并且在此类产品中的“堆积密度”(意即每单位面积的装置数)在近年来已经有所增加。在晶体管装置的效能上的此种改善已经达到瓶颈点，其中复杂的集成电路产品的最终达到的操作速度的极限因素不再是个别的晶体管元件本身，而是在形成于该装置层，包含该实际的半导体型电路元件，的上方的复杂的线路系统的电性效能上。通常，实际与该装置本身产生接触的传导结构，意即该源极区域、该漏极区域及该栅极电极，在业界上称之为“接点(contacts)”。此类传导接点是形成于一层或一层以上的绝缘材料内。该传导接点的整体配置及对应层的绝缘材料有时称之为整个电性“线路配置”的“接点层”，该线路配置经由形成以提供电性连接至该集成电路装置。在某些例子中，该接点结构可以包括形成于中间层介电材料内的通常具有类似方形或圆形形状的接点元件或接点插塞，该中间层介电材料接着封闭及保护该电路元件。在其它例子中，该接点结构可以具有延长的线形结构(例如所谓的用于接触源极/漏极区域的沟槽硅化物结构)。该接点结构可以由各种材料所制成，诸如钨，该材料结合适当的阻障材料已经证明是可以实施的接点金属。通常，由于现代化集成电路的大量的电路元件及该所需复杂的布局，个别的电路元件的电性连接无法建立在该接点层内，而是需要一层或一层以上的额外的金属化层，该金属化层通常包含提供内部层(intra-level)电性连接的含有金属的线路，并且亦包含多个相互层(inter-level)连接或垂直连接，该连接亦称之为导孔(via)。这些垂直内连线结构包含适当的金属并且提供各种堆迭的金属化层的电性连接。在某些例子中，增加的堆积密度受制使用复杂含有金属的材料及介电材料以减少在该金属化层内的寄生电容并且提供个别的金属线路及导孔的足够高的导电性。例如，在复杂的金属化系统中，当考虑到该集成电路的可靠度的需求时，铜结合低k介电材料，该低k介电材料经了解为具有介电常数接近3.0或更低的介电材料，通常会使用以达到所需的电性效能及电迀移行为。当装置尺寸减小时，例如具有50纳米栅极长度的晶体管或更小，在接点层的接点元件必须提供具有相同大小的等级的特征尺寸。当形成钨基接点插塞元件时，通常该中间层介电材料首先形成并且图案化以便容纳接点开孔，该接点开孔延伸穿越该中间层介电材料到达该电路元件的对应的接触区域。尤其，在密集地堆积的装置区域中，该漏极及源极区域的侧向尺寸，以及因此该可获得的用于该接点区域的区域，为100纳米或者甚至更少，藉以需要极度复杂的光刻及蚀刻技术以形成具有完全定义的侧向尺寸及具有高度对准精确度的接点开孔。基于该理由，接点技术已经完成发展，其中接点开孔经由选择性地从紧密间距的栅极电极结构之间的间隔移除介电材料，诸如二氧化硅，以自我对准方式而形成。意即，在完成该晶体管结构之后，邻接该栅极电极结构的侧壁间隔层材料及栅极覆盖层经由使用作为蚀刻遮罩，用于选择性移除该二氧化硅材料之以曝露出该晶体管的接触区域，藉以提供实质上藉由该间隔层结构所侧向描绘的自我对准的沟槽。因此，对应的光刻工艺仅需要定义出在主动区域上方的全部的接点开孔，其中该接点沟槽接着由使用该间隔层/栅极覆盖层作为蚀刻遮罩的该曝露的部分的选择性蚀刻工艺而造成。之后，适当的接点材料，诸如钨及类似材料，可以填覆在该接点沟槽/开孔的内。随着持续的缩减晶体管装置的另一个问题在于，在该传导接点及该晶体管元件之间的电性阻抗正变成该整体电性阻抗的较大部分。传统上，金属硅化物层形成于元件的该源极/漏极区域内及形成于元件的该栅极电极上以减少电性接触阻抗。理想上，在该金属硅化物层及下方硅层或外延半导体材料之间的接点面积可以单纯地增加。在赭式场效晶体管装置的例子中，该金属硅化物理论上可以藉由形成该外延材料于该赭状物上以尚未融合的情况而完成，意即，没有接点在邻接鳍状物上的外延材料之间，并且接着形成包覆每一个分隔的外延材料的个别金属硅化物层。在实作上，因为各种理由这方法是非常困难的任务。首先，当外延半导材料成长于鳍状物上时，将很难控制该外延半导体材料的厚度。因此，该外延材料可能无法避免地融合一起，藉以使所包覆的金属娃化物层无法产生。其中一种可能的解决方法以避免此类不想要的鳍状物融合是，形成该外延材料于该鳍状物上达到非常薄的厚度以大致确认该不想要的鳍状物融合不会发生。这种方法的缺点在于此类非常小体积的外延材料将倾向增加该整体的阻值，并且此类薄层的外延材料在该接点形成工艺期间可能藉由该金属硅化物材料而实质上消耗及/或受损。基本上，在场效晶体管及鳍式场效晶体管中，用于建立电性接点至该装置的可获得的面积，尤其该源极/漏极区域，已经因为装置缩减而显著地减少。在可获得的接点面积上的减少造成在邻接装置之间因为增加的堆积密度而减少侧向距离。在所有其它情况相同下，在该可获得的接点面积的减少造成在接点阻抗不想要的增加，该情况造成该装置的效能退化。本申请揭示关于形成用于半导体装置的接点区域的各种方法及生成的装置，该方法可以避免或至少减少上文所认为的一个或一个以上的问题的影响。
技术实现思路
下文呈现本申请揭示的简单的概述以提供本申请揭示的某些目的基本的了解。本概述并非详尽彻底的概观。该概述的单纯目的在于以简化的形式呈现某些概念而作为后续所讨论的更详细的说明的序言。通常，本申请揭示关于形成用于半导体装置的接点结构的各种方法及生成的装置。在此所揭示的其中一项说明的方法包含，除其它之外，对于晶体管装置的源极/漏极区域形成接点结构的方法。该晶体管装置包含栅极结构及位在该栅极结构上方的栅极覆盖层。该方法包含形成传导耦接至该源极/漏极区域的延伸高度外延接点结构。该延伸高度外延接点结构包含位在该栅极覆盖层的上表面的高度水平上方的高度水平处的上表面。该方法更包含执行至少一道蚀刻工艺以缩减至少部分该延伸高度外延接点结构的侧向宽当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种形成接点结构在晶体管装置的源极/漏极区域的方法，该晶体管装置包括栅极结构及位在该栅极结构上方的栅极覆盖层，该方法包括：形成传导耦接该源极/漏极区域的延伸高度外延接点结构，该延伸高度外延接点结构包括位在该栅极覆盖层的上表面的高度水平上方的高度水平处的上表面；执行至少一道蚀刻工艺以缩减至少部分该延伸高度外延接点结构的侧向宽度；在执行该至少一道蚀刻工艺之后，形成金属硅化物材料在至少部分经缩减的延伸高度外延接点结构上；以及形成传导接点在该金属硅化物材料上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢瑞龙，W·J·小泰勒，V·凯米恩尼，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY