一种CMOS晶体管及LTPS阵列基板的制作方法技术

本发明专利技术公开一种CMOS晶体管的制作方法，包括：首先在基板上依次形成沉积缓冲层和非晶硅层，然后将非晶硅层晶化为对应NMOS的第一多晶硅层和对应PMOS的第二多晶硅层。对多晶硅层进行光阻覆盖，利用一次光罩进行曝光，使该光罩对应于第一多晶硅层的第一区域透光性大于该光罩对应第二多晶硅层的第二区域透光性，并且第二区域面积小于第二多晶硅层面积。对曝光后裸露在外的第二多晶硅层两端进行第一程度掺杂。清除光阻使第一多晶硅层裸露，对裸露的第一多晶硅层进行第二程度掺杂。清除剩余光阻。本发明专利技术还公开了一种LTPS阵列基板的制作方法。通过上述方式，本发明专利技术减少操作流程，从而降低LTPS的生产成本。

【技术实现步骤摘要】

本专利技术涉及LTPS阵列基板领域，特别涉及一种CMOS晶体管的制作方法及LTPS阵列基板的制作方法。
技术介绍
薄膜晶体管液晶显不器(Thin-FilmTransistor Liquid Crystal Display,TFT-LCD)可分为多晶硅(Poly-Si)技术与非晶硅(a_Si)技术，两者的差异在于电晶体特性不同。多晶硅的分子结构在一颗晶粒中的排列状态是整齐而有方向性的，电子迀移率比排列杂乱的非晶硅快一百倍以上，因此以多晶硅为基础制备的TFT器件具有响应速度快，液晶显示图像数据的写入时间短，更易于实现视频显示的特点。目前低温多晶娃(Low Temperature Poly-silicon，LTPS)技术为新一代薄膜晶体管液晶显示器的制造技术。LTPS技术将外围驱动电路如CMOS类器件等同时制作在玻璃基板上，可节省空间及驱动1C的成本。CMOS晶体管主要由NM0S和PM0S器件组成，在目前业界CMOS晶体管的制作过程中，NM0S器件的硼掺杂和PM0S器件的源/漏极硼掺杂各需一道光罩，所以总共需要两道光罩制程完成。所需步骤包括:首先在PM0S器件和NM0S器件上形成光阻，利用光罩进行曝光使PM0S器件上方的光阻保留，NM0S器件裸露，对NM0S器件进行硼掺杂形成N沟道。然后将NM0S器件进行遮挡，利用光罩对PM0S器件上方的光阻曝光，露出PM0S器件，此时PM0S器件上方已形成栅极，栅极遮挡住中间部分使两端的源/漏极暴露，对两端进行硼掺杂形成PM0S的欧姆接触层。LTPS阵列基板的制作过程需要多道光罩工艺，而上述方法采用两道光罩工艺来完成NM0S通道的硼轻掺杂、及PM0S通道源/漏极的硼重掺杂，无疑增加了工艺的复杂度，不利于生产成本的降低。
技术实现思路
本专利技术的目的在于提供一种新的CMOS晶体管的制作方法和LTPS阵列基板制作方法，通过减少工艺流程来降低生产的复杂度，解决传统方法生产成本高的问题。为实现上述目的，本专利技术提供一种CMOS晶体管的制作方法，流程如下:第一步，提供基板，在基板上形成沉积缓冲层，在沉积缓冲上沉积非晶硅层。第二步，将非晶硅层晶化为对应NM0S的第一多晶硅层以及对应PM0S的第二多晶娃层。第三步，形成第一光阻层以覆盖第一多晶硅层和第二多晶硅层，使用一次光罩对第一光阻层进行曝光，其中该光罩对应第一多晶硅层的第一区域透光性大于光罩对应第二多晶硅层的第二区域透光性，并且第二区域面积小于第二多晶硅层面积。对第一光阻层进行曝光后，第一多晶硅层上留下第一剩余光阻，第二多晶硅层上留下第二剩余光阻，第一剩余光阻的厚度小于第二剩余光阻的厚度，并且第一剩余光阻完全覆盖第一多晶硅层，第二剩余光阻覆盖第二多晶硅层的中部区域，暴露第二多晶硅层的两端。第四步，进行第一程度掺杂，使得第二多晶硅层暴露的两端掺杂成功。第五步，对进行第一程度掺杂后的第一剩余光阻、第二剩余光阻进行第一次清除，使得第一多晶硅层上的第一剩余光阻清除掉，第二多晶硅层上留下第三剩余光阻。第六步，进行第二程度掺杂，使得第一多晶硅层掺杂成功，其中第二程度掺杂比第一程度掺杂的掺杂轻。第七步，对进行第二程度掺杂后的第三剩余光阻进行第二次清除，使得第二多晶硅上的第三剩余光阻完全清除掉。其中，第三步的光罩对应于第一多晶硅层第一区域的部分为半透膜，半透膜正好覆盖第一多晶硅层的第一区域；光罩对应第二多晶硅层的第二区域部分为不透膜，不透膜覆盖第二多晶硅层的第二区域的中间部分；光罩除去第一区域及第二区域的剩余部分为全透膜。其中，第四步的第一程度掺杂是对第二多晶硅层暴露在外的两端采用扩散或离子注入的方式进行硼的重掺杂，形成P沟道，进一步形成PM0S的欧姆接触层。其中，第六步的第二程度掺杂是采用扩散或离子注入的方式进行硼的轻掺杂。第二程度掺杂后在第一多晶硅层形成N沟道。其中，第五步的第一次清除和第七步的第二次清除是采用氧烧光阻进行灰化。其中，第一步中沉积缓冲层的材料包括氮化硅、氧化硅或两者的组合。第二步中将非晶硅层晶化为第一多晶硅层和第二多晶硅层的步骤包括在非晶硅层上沉积氧化硅层以及对氧化硅进行准分子激光退火处理。本专利技术还提供一种LTPS阵列基板的制作方法，过程包括前述CMOS晶体管的制作方法，其过程还包括:在沉积缓冲层，第一多晶硅层和第二多晶硅层上方沉积并形成栅极绝缘层，栅极绝缘层覆盖第一多晶硅层和第一多晶硅层。在栅极绝缘层上对应第一多晶硅层、第二多晶硅层上方分别沉积形成对应第一多晶硅层的第一栅极及对应第二多晶硅层的第二栅极。对栅极绝缘层进行光刻，利用光刻后的第一栅极作为掩模板向第一多晶硅层进行第三程度掺杂。在栅极绝缘层上形成层间绝缘层，并在栅极绝缘层与层间绝缘层上对应于第一多晶硅层两端的上方形成第一过孔，在第二多晶硅层两端的上方形成第二过孔。在第一过孔中形成第一源/漏极，在第二过孔中形成第二源/漏极，第一源/漏极与第二源/漏极分别经由过孔与第一多晶硅层两端与第二多晶硅层两端相接触。其中，上述过程中第三程度掺杂是采用扩散或离子注入的方式进行磷的重掺杂。第一栅极、第二栅极的材料是钼、钛、铝和铜中的一种或多种的堆栈组合。本专利技术的有益效果是:本专利技术通过减少CMOS晶体管制作过程中的一道光罩，成功简化CMOS晶体管的制作工序，进一步简化LTPS阵列基板的制作工序，达到节约生产成本的目的。【附图说明】图1是本专利技术CMOS晶体管的制作方法第一实施例的流程图；图2是图1中提供基板，在基板上形成沉积缓冲层，在沉积缓冲上沉积非晶硅层的示意图；图3是图1中将非晶硅层晶化为对应NM0S的第一多晶硅层以及对应PM0S的第二多晶娃层的不意图；图4是图1中使用一次光罩对第一光阻层进行曝光，暴露第二多晶硅层的两端的示意图；图5是图1中进行第一程度掺杂的示意图；图6是图1中对进行第一程度掺杂后的第一剩余光阻、第二剩余光阻进行第一次清除的示意图；图7是图1中进行第二程度掺杂的示意图；图8是图1中对进行第二程度掺杂后的第三剩余光阻进行第二次清除的示意图；图9是本专利技术LTPS阵列基板的制作方法第二实施例的流程图；图10是图9中形成栅极绝缘层的示意图；图11是图9中形成第一栅极、第二栅极的示意图；图12是图9中进行第二程度惨杂的不意图；图13是图9中形成层间绝缘层和第一过孔、第一过孔的示意图；图14是图9中形成第一源/漏极、第二源/漏极的示意图。【具体实施方式】本专利技术的CMOS晶体管及LTPS阵列基板的制作方法，能够大大降低阵列基板制作过程工艺的复杂度，减少生产成本。下面将结合实施方式和附图对本专利技术进行详细说明。如图1所示，本专利技术的CMOS晶体管的制作方法第一实施例，包括:步骤S101:提供基板，在基板上形成沉积缓冲层，在沉积缓冲层上沉积非晶硅层。具体地，提供基板1，在基板1上自下向上依次形成沉积缓冲层2和非晶硅层3，如图2所示。基板1是透明基板，可以是玻璃基板或塑料基板。沉积缓冲层2的材料可以是氮化硅(SiNx)、氧化硅(S1x)或两者的组合。步骤S102:将非晶硅层晶化为对应NM0S的第一多晶硅层以及对应PM0S的第二多晶娃层。具体地，对非晶硅层3进行沉积处理形成位于显示区域的第一非晶硅段和第二非晶硅段，在第一非晶硅段和第二非晶硅段上沉积形成氧化硅层，以氧化硅层作为光罩本文档来自技高网...

【技术保护点】
一种CMOS晶体管的制作方法，其特征在于包括：提供基板，在所述基板上形成沉积缓冲层，在所述沉积缓冲层上沉积非晶硅层；将所述非晶硅层晶化为对应NMOS的第一多晶硅层以及对应PMOS的第二多晶硅层；形成第一光阻层以覆盖所述第一多晶硅层和所述第二多晶硅层；使用一次光罩对所述第一光阻层进行曝光，其中所述光罩对应所述第一多晶硅层的第一区域透光性大于所述光罩对应所述第二多晶硅层的第二区域透光性，并且所述第二区域面积小于所述第二多晶硅层面积；对所述第一光阻层进行曝光后，所述第一多晶硅层上留下第一剩余光阻，所述第二多晶硅层上留下第二剩余光阻，所述第一剩余光阻的厚度小于第二剩余光阻的厚度，并且所述第一剩余光阻完全覆盖所述第一多晶硅层，所述第二剩余光阻覆盖所述第二多晶硅层的中部区域，暴露所述第二多晶硅层的两端；进行第一程度掺杂，使得所述第二多晶硅层暴露的两端掺杂成功；对进行第一程度掺杂后的所述第一剩余光阻、所述第二剩余光阻进行第一次清除，使得所述第一多晶硅层上的所述第一剩余光阻清除掉，所述第二多晶硅层上留下第三剩余光阻；进行第二程度掺杂，使得所述第一多晶硅层掺杂成功，其中所述第二程度掺杂比所述第一程度掺杂的掺杂轻。对进行第二程度掺杂后的所述第三剩余光阻进行第二次清除，使得所述第二多晶硅上的所述第三剩余光阻完全清除掉。...

【技术特征摘要】

【专利技术属性】
技术研发人员：唐国强，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42