薄膜晶体管及其制造方法技术

本发明专利技术的薄膜晶体管在基板上至少具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极以及两层以上的保护膜。所述氧化物半导体层由Sn、从由In、Ga以及Zn构成的组中选择的一种以上的元素、以及O形成。另外，所述两层以上的保护膜至少由与所述氧化物半导体层相接的第一保护膜、以及所述第一保护膜以外的一层以上的第二保护膜构成，所述第一保护膜是SiOx膜且氢浓度为3.5原子％以下。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术设及一种在液晶显示器、有机化显示器等显示装置中使用的薄膜晶体管 及其制造方法。W下，有时将薄膜晶体管称为"TFT"。
技术介绍
[000引非晶（非晶质）氧化物半导体具有比通用的非晶娃（a-Si)高的载流子迁移率，光 学带隙较大且能够在低溫下成膜，因此期待将其应用于要求大型/高分辨率/高速驱动的 下一代显示器、耐热性低的树脂基板等。所述载流子迁移率也被称作"场效应迁移率"。W 下，有时将所述载流子迁移率仅称作"迁移率"。 为了具有较高的迁移率，将由铜、嫁、锋W及氧构成的非晶氧化物半导体、或者由 铜、锋、锡W及氧构成的非晶氧化物半导体用作所述氧化物半导体。有时将所述由铜、嫁、锋 W及氧构成的非晶氧化物半导体称作"In-Ga-化-0"或者"IGZ0"。 另外，使用了所述氧化物半导体的底栅型TFT的构造大致分为图IA所示的具有蚀 刻阻止层9的蚀刻阻止型、和图IB所示的不具有蚀刻阻止层的背沟道蚀刻型运两种。W下， 将所述蚀刻阻止型称为"ESL巧tchStopLayer)型"、将所述背沟道蚀刻型称为"BCE度ack QiannelEtch)型"。 所述图1B、或者该图IB的保护膜6为两层的图2的不具有蚀刻阻止层的BCE型 TFT在制造工序中不需要形成蚀刻阻止层的工序，因此生产率优良。 但是，在该BCE型TFT的制造工序中存在如下运样的问题。旨P，在氧化物半导体层 上形成有源-漏电极用薄膜，在对该源-漏电极用薄膜进行构图时，例如使用包含憐酸、硝 酸、醋酸等的酸系蚀刻液。氧化物半导体层的暴露于所述酸系蚀刻液的部分的表面被刮削 或受到损伤，结果可能产生TFT特性劣化运样的问题。 例如前述的由IGZO构成的氧化物半导体相对于在形成源-漏电极时被用作湿蚀 刻液的无机酸系蚀刻液的可溶性较高，从而极其容易被无机酸系蚀刻液蚀刻。因此，存在 IGZO膜消失而难W制作TFT、或者TFT特性劣化等问题。需要说明的是，W下，有时将基于 酸系蚀刻液的蚀刻称为"酸蚀刻"或者"湿蚀刻（wetetching)"。 在上述BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，例如提出有下述的 专利文献1~3的技术。运些技术通过在氧化物半导体层与源-漏电极之间形成牺牲层或 者陷入部，从而抑制对氧化物半导体层造成的损伤。但是，为了形成上述牺牲层或者陷入 部，需要增加工序。另外，在非专利文献1中示出了去除氧化物半导体层表面的损伤层的内 容，但是难W均匀地去除该损伤层。 在先技术文献 专利文献 专利文献1:日本特开2012-146956号公报 专利文献3:日本特开2009-4787号公报 非专利文献非专利文献 1 :C.-J.Kimet.al，Electrochem.Solid-StateLett. 12 (4)， H95-H97(2009)
技术实现思路
专利技术所要解决的课题 本专利技术是鉴于上述情况而作出的，其目的在于实现不具有蚀刻阻止层的BCE型 TFTW及该TFT的制造方法，该TFT具备氧化物半导体层，该氧化物半导体层在维持较高的 场效应迁移率的同时示出优异的开关特征、特别是较低的S值；和优异的应力耐受性，在本 专利技术中特别是相对于光应力等而阔值电压的变化量小，尤其在包含Mo系膜而作为源-漏电 极的情况下该TFT也示出上述优异的特性。需要说明的是，W下，有时将所述应力耐受性称 为"光应力耐受性"。 用于解决课题的方案 能够解决上述课题的本专利技术的薄膜晶体管在基板上至少具有栅电极、栅极绝缘 膜、氧化物半导体层、源-漏电极W及两层W上的保护膜，其特征在于，所述氧化物半导体 层由Sn、从由In、GaW及化构成的组中选择的一种W上的元素、化及0形成，并且所述两 层W上的保护膜至少由与所述氧化物半导体层相接的第一保护膜、和该第一保护膜W外的 一层W上的第二保护膜构成，所述第一保护膜是Si化膜且氨浓度为3. 5原子％W下。 优选所述第二保护膜是绝缘性化合物膜、或者树脂膜与该绝缘性化合物膜的层叠 膜。 优选所述绝缘性化合物膜是由包含从如下的组中选择的一种W上的元素的氧化 物、氮化物或氮氧化物形成的膜，所述组由Si、Al、Ti、化、Ce、Ga、Hf、Nb、V、W、YW及Zr构 成。 优选所述绝缘性化合物膜是Si化膜与由包含从如下的组中选择的一种W上的元 素的氧化物形成的膜中的、任一种W上的膜，所述组由Si、Al、Ti、化、Ce、Ga、Hf、佩、V、W、Y 化及Zr构成。 优选所述氧化物半导体层的电阻率值处于2.IXIO2Q'emW上且1.OXIO5Q'em W下的范围内。 优选作为所述氧化物半导体层而形成为，Sn相对于在所述氧化物半导体层中含有 的总金属元素的比例满足9原子％W上且50原子％ ^下。尤其优选作为所述氧化物半导 体层而形成为金属元素由In、GaJnW及Sn构成的氧化物，且各金属元素相对于In、Ga、化 W及Sn的合计的比例满足Jn:15~25原子％;Ga:5~20原子％;Zn:40~60原子％; W及Sn:9~25原子％。[002引优选所述Si化膜的膜厚为30皿W上。 作为所述源-漏电极，能够形成纯Mo膜与Mo合金膜中的一种W上的膜。 另外，作为所述源-漏电极，能够形成纯Mo膜与Mo合金膜中的一种W上的膜、和 从由纯Al膜、纯化膜、Al合金膜W及化合金膜构成的组中选择的一种W上的膜的层叠膜， 使得所述纯Mo膜与Mo合金膜中的一种W上的膜和所述氧化物半导体层直接接合。 另外，能够解决上述课题的本专利技术的薄膜晶体管的制造方法是所述的薄膜晶体管 的制造方法，其特征在于，所述薄膜晶体管的制造方法包括：使用酸系蚀刻液进行在所述氧 化物半导体层上形成的所述源-漏电极的构图，然后，在形成SiOx膜而作为所述第一保护 膜后进行氧化处理，接下来，在所述第一保护膜上形成所述第二保护膜。 作为所述氧化处理，优选W130°CW上400°CW下的加热溫度进行热处理。 优选在形成所述第二保护膜之后，进一步进行热处理。[OOW 专利技术效果根据本专利技术，在BCE型TFT的制造工序中，通过将暴露于在形成源-漏电极时使用 的酸系蚀刻液的氧化物半导体层设为包含Sn的材料，能够获得氧化物半导体层的膜厚均 匀的TFT。[003引另外，能够提供一种BCE型TFT，该TFT即使在使用Mo系膜、即包含纯Mo膜与Mo合金膜中的一种W上的膜作为源-漏电极，并且使用酸系蚀刻液进行源-漏电极的构图的 情况下，也可W抑制由所述Mo系膜构成的源-漏电极端的氧化，从而抑制静态特性、尤其是 开关特征、特别是S值的劣化，并且氧化物半导体层的表面状态良好且光应力耐受性优异。 根据本专利技术的方法，在规定的氧化处理时，由于不产生从Si化膜朝向氧化物半导 体层的过量的氨扩散，因此能够防止晶体管的导体化、或者截止电流的增加或朝向Vth的负 侧的变动。另外，根据本专利技术的方法，由于不产生从较多含有氨的Si化膜朝向氧化物半导 体层的氨扩散，因此能够防止晶体管的导体化、或者截止电流的增加或朝向Vth的负侧的变 动。 另外，根据本专利技术的方法，由于能够通过湿蚀刻来进行源-漏电极的形成，因此能 够容易且低成本地获得特性高的显示装置。 此外，由本专利技术的制造方法获得的TFT如上述那样不具有蚀刻阻止层，因此TFT制 造工序中本文档来自技高网...

【技术保护点】
一种薄膜晶体管，其在基板上至少具有栅电极、栅极绝缘膜、氧化物半导体层、源‑漏电极以及两层以上的保护膜，其中，所述氧化物半导体层由Sn、从由In、Ga以及Zn构成的组中选择的一种以上的元素、以及O形成，并且所述两层以上的保护膜至少由与所述氧化物半导体层相接的第一保护膜、和所述第一保护膜以外的一层以上的第二保护膜构成，所述第一保护膜是SiOx膜且氢浓度为3.5原子％以下。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：越智元隆，森田晋也，高梨泰幸，后藤裕史，钉宫敏洋，
申请(专利权)人：株式会社神户制钢所，
类型：发明
国别省市：日本;JP