半导体结构及其制造方法技术

本发明专利技术的一些实施例提供了一种半导体结构，包括衬底和再生长区域。衬底由具有第一晶格常数的第一材料制成，并且再生长区域由第一材料和第二材料制成，具有不同于第一晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”，并且尖端深度小于10nm。再生长区域还包括基本由第一材料制成的顶层，并且所述顶层基本具有第一晶格常数。本发明专利技术还提供了一种用于制造半导体结构的方法。

【技术实现步骤摘要】

本专利技术总体涉及半导体领域，更具体地，涉及源极/漏极发生应变的晶体管结构及其制造方法。
技术介绍
通常在集成电路的制造中使用半导体处理，这尤其需要严格的质量要求。在半导体制造工业中使用各种方法在表面上沉积材料。一种最广泛使用的方法为化学汽相沉积(CVD)，其中包含在蒸气中的原子或分子沉积在表面上来形成膜。CVD允许在器件表面区域上生长膜(包括由包含晶体硅的材料组成的“外延”膜)。通常期望发生应变的外延材料。“应变”可影响半导体材料(诸如，硅、掺碳硅、锗和硅锗合金)的电特性。拉伸应力帮助增强电子迀移率，这尤其适用于nMOS器件，而压缩应力帮助增强空穴迀移率，这尤其适用于pMOS器件。因此，提供应变材料的方法具有可观的益处，并且在各种半导体处理应用中具有潜在的应用。目前，通过底切(undercut)源极/漏极区域并在底切区域中外延生长SiGe膜来实现PM0S应变。SiGe膜的较大的晶格常数向Si沟道提供单轴应变。Ge浓度越高，应变越大，因此具有更好的性能。然而，将Ge结合至SiGe膜中受到外延工艺的限制。使用传统的外延方法难以实现具有非常高Ge浓度的SiGe膜，因为其对表面制本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底，由第一材料制成且具有第一晶格常数；以及再生长区域，由所述第一材料和第二材料制成且具有不同于所述第一晶格常数的晶格常数，并且所述再生长区域部分地位于所述衬底中，其中，所述再生长区域还包括基本由所述第一材料制成的第一层，并且所述第一层基本具有所述第一晶格常数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：光心君，余宗兴，许义明，李俊毅，刘佳雯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71