分离栅极式存储器的制作方法及其字线CMP量测结构技术

本申请提供了一种分离栅极式存储器的制作方法及其字线CMP量测结构。该分离栅极式存储器包括第一衬底和设置在第一衬底上的多个第一栅极结构和第一字线多晶硅层，第一栅极结构的第一间距为L1，第一栅极结构的第二间距为L2，且L1＜L2，字线CMP量测结构包括：第二衬底，第二衬底与第一衬底为一体设置或相对独立设置；多个第二栅极结构，等间距地设置在第二衬底上，间距为L3，且L1≤L3≤L2；第二字线多晶硅层，设置在第二栅极结构之间的第二衬底上。在CMP过程中，量测结构的第二栅极结构与第一栅极结构的受力及抛光过程相似，能够准确反映第一栅极结构和第一字线多晶硅层的CMP效果，且能够增强量测基台的量测准确性。

【技术实现步骤摘要】

本申请涉及半导体制造
，具体而言，涉及一种分离栅极式存储器的制造方法及其字线CMP量测结构。
技术介绍
非易失性存储器件是断电时仍然保持所存储数据的储存器件。通常，非易失性存储器件包括，例如EPR0M(可擦除可写入只读存储器)器件、EEPR0M(电可擦除可写入只读存储器)器件、SRAM和闪速存储器。分离栅极式存储器是一种非易失性闪速存储器，其功能区域包括存储单元区和位于存储单元区外围的外围电路区，其中控制栅极分布在存储单元区中；而字线(WL，WordLine)多晶硅在存储单元区和外围电路区均有分布，并用来作为存储单元区的擦除栅极(Erase Gate)、选择栅极(Select Gate)和外围电路区的栅极。目前，现有技术一般采用如图1所示的字线制作方法制作字线，具体为:首先，提供如图2所示晶片，该晶片划分为存储单元区I，和外围电路区II’，其中存储单元区I，具有控制栅极11’且控制栅极顶部为氮化硅层12’ ；在图2所示的晶片上表面沉积多晶硅形成图3所示的第一层多晶硅薄膜13’ ；在图3所示的第一层多晶硅薄膜13’的上表面沉积氧化硅形成氧化硅隔离层14’，并在沉积的氧化本文档来自技高网...

【技术保护点】
一种分离栅极式存储器的字线CMP量测结构，所述分离栅极式存储器包括第一衬底和设置在所述第一衬底上的多个第一栅极结构和第一字线多晶硅层，多个所述第一栅极结构之间的间距不同，其中第一间距为L1，第二间距为L2，且L1＜L2，其特征在于，所述字线CMP量测结构包括：第二衬底，所述第二衬底与所述第一衬底为一体设置或相对独立设置；多个第二栅极结构，等间距地设置在所述第二衬底上，所述间距为L3，且L1≤L3≤L2；第二字线多晶硅层，设置在所述第二栅极结构之间的所述第二衬底上。

【技术特征摘要】

【专利技术属性】
技术研发人员：姜立维，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31