测试芯片制造过程中电荷累积的方法技术

本发明专利技术提供了一种测试芯片制造过程中电荷累积的方法，包括：先制备长有介质层的多个晶圆；使得所述多个晶圆中的第一部分晶圆经由第一工艺腔进行刻蚀处理；使得所述多个晶圆中的第二部分晶圆经由第二工艺腔进行刻蚀处理；测量经过刻蚀之后所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压；分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据；根据分析结果判断第一工艺腔和第二工艺腔是否存在异常。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种。
技术介绍
在芯片制造过程中，经常会使用带等离子体的工艺，例如等离子增强化学气相淀积(PECVD)、等离子刻蚀等，这些工艺均会在晶圆上造成电荷累积。电荷累积有可能会对芯片中的器件造成性能的影响，严重的甚至会在芯片制造过程中发生电弧放电，从而造成芯片报废。因此，需要使用检测手段去检测芯片制造过程中的电荷累积量，从而利于对工艺的性能检测、评估和工艺异常的排查。但是传统的电荷累积量的测试方法比较间接，例如使用晶体管的电容电压曲线(C-ν curve)的偏移来间接地推断工艺过程中的电荷累积量。这种方式的缺点在于，首先，它需要有特定的测试结构；其次，它需要有晶体管和金属引线，测试的样品制备十分繁杂；再次，由于样品的制备繁杂，会引入更多影响晶体管电容电压曲线的因素，影响工程判断；最后，由于样品的制备繁杂，该方法难以作为生产线上实时监测的方法。另外，传统方法难以快速确定异常工艺，异常工艺腔体的异常位置和异常原因。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够操作简单且快速有效的。为了实现上述技术目的，根据本专利技术，提供了一种，包括:第一步骤:制备长有介质层的多个晶圆；第二步骤:使得所述多个晶圆中的第一部分晶圆经由第一工艺腔进行刻蚀处理；第三步骤:使得所述多个晶圆中的第二部分晶圆经由第二工艺腔进行刻蚀处理；第四步骤:测量经过刻蚀之后所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压；第五步骤:分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据；第六步骤:根据分析结果判断第一工艺腔和第二工艺腔是否存在异常。优选地，在第一工艺腔和/或第二工艺腔存在异常的情况下，根据分析结果判断异常类型。优选地，在第五步骤中，对比分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据的发散性。优选地，在第五步骤中，对比分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压的表面电势分布图。优选地，所述介质层为氧化硅层。优选地，所述介质层为氮化娃层。优选地，所述介质层为氧化氮化硅层优选地，所述第一部分晶圆是所述多个晶圆的一半。优选地，所述第二部分晶圆是所述多个晶圆的另一半。本专利技术通过测量晶圆的介质层的表面电势和平带电压可以反推介质层上积累的电荷种类和电荷量。本专利技术的该测试方法，除了可以用于与电荷累积相关的工艺的性能检测、评估和工艺异常的排查而且成本较低外，该方法的显著优点还包括可以方便地建立生产线上的实时监测。【附图说明】结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中:图1示意性地示出了介质层没有电荷时的娃能带图。图2示意性地示出了电荷对表面电势和硅能带图的影响。图3示意性地示出了介质层电荷累积对平带电压的影响。图4示意性地示出了根据本专利技术优选实施例的的流程图。图5示意性地示出了从经过第一工艺腔的晶圆测得的表面电势显微图。图6示意性地示出了从经过第二工艺腔的晶圆测得的表面电势显微图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。【具体实施方式】为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。专利技术人有利地发现，芯片制造淀积的介质层(包括氧化硅，氮化硅，氧化氮化硅)导电不佳，易于积累电荷，在芯片制造过程中产生的电荷会在介质层上保留下来。介质层具有本征的表面电势和平带电压值，工艺过程中积累的电荷会使得介质层的表面电势和平带电压发生变化。如图1、2和3所示，其中图1示意性地示出了介质层没有电荷时的硅能带图，图2示意性地示出了电荷对表面电势Vsi和娃能带图的影响，图3示意性地示出了介质层电荷累积对平带电压Vfb的影响。通过测量晶圆的介质层的表面电势和平带电压可以反推介质层上积累的电荷种类和电荷量。该测试方法，除了可以用于与电荷累积相关的工艺的性能检测、评估和工艺异常的排查而且成本较低外，该方法的显著优点是可以方便地建立生产线上的实时监测。工艺过程中产生的电荷在晶圆上的不同位置会有不同的分布，而这种分布是和工艺腔体的设计结构紧密相关的。通过测试整片晶圆的表面电势或平带电压值并根据坐标作图，可以容易地对比不同工艺腔的区别。根据图案的特征，可以更快地定位工艺腔异常的位置和相关的部件，从而更快地锁定工艺异常的原因。图4示意性地示出了根据本专利技术优选实施例的的流程图。如图所示，根据本专利技术优选实施例的包括:第一步骤S1:先制备长有介质层的多个晶圆；例如，所述介质层为氧化硅层、氮化硅当前第1页1 2 本文档来自技高网...

【技术保护点】
一种测试芯片制造过程中电荷累积的方法，其特征在于包括：第一步骤：制备长有介质层的多个晶圆；第二步骤：使得所述多个晶圆中的第一部分晶圆经由第一工艺腔进行刻蚀处理；第三步骤：使得所述多个晶圆中的第二部分晶圆经由第二工艺腔进行刻蚀处理；第四步骤：测量经过刻蚀之后所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势和平带电压；第五步骤：分析所述第一部分晶圆和所述第二部分晶圆的介质层的表面电势数据和平带电压数据；第六步骤：根据分析结果判断第一工艺腔和第二工艺腔是否存在异常。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙访策，李志国，欧少敏，杨勇，管宝辉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31