【技术实现步骤摘要】
本专利技术涉及半导体制造
,尤其涉及。
技术介绍
众所周知,CMOS电路的性能在很大程度上受PM0S的制约,因此,任何技术如果能够把PM0S的性能提高到NM0S的水平都被认为是有利的。在90nm的PM0S中,Intel的工程师将器件的源、漏刻蚀去除,然后重新淀积锗硅层,这样源和漏就会对沟道产生一个压缩应力,从而提高PM0S的传输特性。如图1所示,锗硅源/漏植入致应变技术是将锗硅镶嵌到源漏区,从而在沟道处产生压缩形变,提高PM0S晶体管的载流子迀移率,而载流子迀移率的提尚可导致尚的驱动电流,提尚晶体管性能。在硅(Si)衬底上生长锗硅薄膜,生长应变层的工艺即外延工艺过程,通常如果界面浓度差异过大或者沟槽表面存在缺陷,锗硅将不能形成很好的单晶结构,如图2所示,薄膜中积累的应变(strain)会引起晶面滑移,使界面原子排列错开,应变急剧释放,在薄膜中产生大量缺陷,导致应变弛豫。现有的外延工艺流程主要包括:外延前进行湿法清洗;腔体腐蚀和覆膜;外延生长前的H2烘烤;锗硅沉积。外延生长后,在界面产生缺陷源,严重的缺陷可能延续到锗硅的生长表面。理论上锗硅堆叠沉积的 ...
【技术保护点】
一种侦测锗硅残留的方法,其特征在于,包括如下步骤:步骤S1,提供一硅片,所述硅片的表面设置有硬掩膜和锗硅生长区;步骤S2,在开启刻蚀气体的沉积条件下于所述锗硅生长区形成第一锗硅堆叠;步骤S3,在关闭所述刻蚀气体的沉积条件下于所述锗硅生长区形成第二锗硅堆叠;步骤S4,根据所述第一锗硅堆叠和所述第二锗硅堆叠的厚度获取所述刻蚀气体的刻蚀速率;步骤S5,通过监控所述刻蚀气体的刻蚀速率侦测所述硬掩膜上的锗硅残留。
【技术特征摘要】
【专利技术属性】
技术研发人员:成鑫华,周海锋,
申请(专利权)人:上海华力微电子有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。