本发明专利技术提供的带角度注入自对准MOS沟道制备方法，通过同一次注入掩膜分别实现第一导电类型掺杂区和第二导电类型掺杂区，通过控制注入掩膜的角度以及离子注入与第一导电类型层垂直方向的角度来控制第一导电类型掺杂区和第二导电类型掺杂区的宽度差，进而控制沟道长度，简化了器件加工工艺，减少了注入掩膜加工次数，并且注入过程中沟道处的SiC表面始终处于介质的保护状态下，避免了表面损伤，提高了后续氧化质量。
【技术实现步骤摘要】
本专利技术涉及一种自对准MOS沟道的制备方法，特别是涉及一种带角度注入的自对准MOS沟道的制备方法。
技术介绍
SiC材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。SiC DM0SFET在大功应用中具有很大价值，这都归功于其较高的阻断电压和与Si DM0SFET相近的驱动电路设计。目前限制SiC DM0SFET大范围应用的一个很重要原因是MOS沟道可靠性问题及两次离子注入带来的加工复杂性。SiC可以通过自身氧化来实现高质量氧化层。但目前沟道迀移率远低于Si M0SFET，为了保证导通性能器件，需要采用较短的沟道，但过短的沟道会导致短沟道效应，因此需要保证单胞两侧沟道完全对称。为了避免光刻误差产生的两侧沟道不对称，通常采用自对准的方法实现MOS沟道。沟道处SiC表面的质量对氧化后界面质量影响很大，因此对SiC表面的保护尤为重要，需要开发一种最大限度保护沟道部分SiC表面的自对准MOS沟道加工工艺。
技术实现思路
专利技术目的:本专利技术的目的是提供能够保护注入过程中沟道处的SiC表面，避免其损伤的带角度注入的自对准MOS沟道的制备方法。技术方案:为达到此目的，本专利技术采用以下技术方案:本专利技术所述的带角度注入的自对准MOS沟道的制备方法，包括如下的步骤:S1:在第一导电类型衬底上生长第一导电类型层；S2:在第一导电类型层上形成带有角度的注入掩膜，注入掩膜的角度为0°?90。；S3:通过带有角度的离子注入形成第二导电类型掺杂区，离子注入与晶圆表面的垂直方向的夹角为0°?90° ;S4:通过垂直于晶圆表面的离子注入在第二导电类型掺杂区内形成第一导电类型掺杂区，第二导电类型掺杂区超出第一导电类型掺杂区的区域为沟道区；S5:去除注入掩膜，在晶圆表面生长栅介质层；S6:去除部分栅介质层，形成源极、栅极和漏极。进一步，所述第一导电类型为η型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为η型。进一步，所述注入掩膜的材料为氧化硅、氮化硅等离子注入掩膜介质。进一步，所述注入掩膜在形成过程中保留部分介质层。有益效果:本专利技术提供的带角度注入自对准MOS沟道制备方法，通过同一次注入掩膜分别实现第一导电类型掺杂区和第二导电类型掺杂区，通过控制注入掩膜的角度以及离子注入与第一导电类型层垂直方向的角度来控制第一导电类型掺杂区和第二导电类型掺杂区的宽度差，进而控制沟道长度，简化了器件加工工艺，减少了注入掩膜加工次数，并且注入过程中沟道处的SiC表面始终处于介质的保护状态下，避免了表面损伤，提高了后续氧化质量。【附图说明】图1是本专利技术的材料生长及注入掩膜的示意图；图2是本专利技术的带角度第二导电类型注入的示意图；图3是本专利技术的第一导电类型注入的示意图；图4是本专利技术的栅介质生长的示意图；图5是本专利技术的电极生成的示意图；图6是本专利技术的实施例的第二导电类型离子注入示意图；图7是本专利技术的对如图6所示结构的有限元仿真结果示意图；图8是本专利技术的实施例的第一导电类型离子注入示意图；图9是本专利技术的实施例的去除掩膜介质后的注入区示意图。【具体实施方式】下面结合附图和【具体实施方式】对本专利技术做进一步的说明。本专利技术提供的一种带角度注入的自对准MOS沟道的制备方法，包括如下的步骤:S1:在第一导电类型衬底I上生长第一导电类型层2 ;S2:在第一导电类型层2上形成带有角度的注入掩膜10，注入掩膜10的角度8为0°?90°，注入掩膜10的材料为氧化硅、氮化硅等离子注入掩膜介质，如图1所示；S3:通过带有角度的离子注入形成第二导电类型掺杂区3，离子注入与晶圆表面的垂直方向的夹角9为0°?90°，如图2所示；S4:通过垂直于晶圆表面的离子注入在第二导电类型掺杂区3内形成第一导电类型掺杂区4，第二导电类型掺杂区3超出第一导电类型掺杂区4的区域为沟道区13，如图3所示；S5:去除注入掩膜10，在晶圆表面生长栅介质层5，如图4所示；S6:去除部分栅介质层5，形成源极7、栅极6和漏极11，如图5所示。其中，第一导电类型为η型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为η型。本专利技术的一个实施例包括如下的步骤:首先，通过带有一定角度的掩膜刻蚀工艺进行掩膜介质刻蚀，介质边缘获得的注入掩膜10的角度8为60度，接下来通过带有角度的离子注入形成第二导电类型掺杂区3，离子注入与晶圆表面的垂直方向的夹角9为60度，如图6所示，其中注入掩膜10在形成过程中保留部分介质层12。如图7所示为离子注入有限元仿真结果，通过仿真证明了通过加入60度的注入角度可以使注入区与掩膜窗口宽度相比宽0.8微米以上。在完成第二导电类型掺杂注入后，通过垂直于晶圆表面的离子注入形成第一导电类型掺杂区4，如图8所示。图9为去除注入掩膜10后的注入区的示意图，利用离子注入与第一导电类型层2垂直方向的角度9并结合注入掩膜角度8形成第一导电类型掺杂区4和第二导电类型掺杂区3的宽度差13，这一宽度差13即为MOS沟道的宽度。【主权项】1.一种带角度注入的自对准MOS沟道的制备方法，其特征在于:包括如下的步骤: 51:在第一导电类型衬底(I)上生长第一导电类型层(2); 52:在第一导电类型层(2)上形成带有角度的注入掩膜(10)，注入掩膜(10)的角度(8)为 O。?90。； 53:通过带有角度的离子注入形成第二导电类型掺杂区(3)，离子注入与晶圆表面的垂直方向的夹角(9)为O。?90° ; S4:通过垂直于晶圆表面的离子注入在第二导电类型掺杂区(3)内形成第一导电类型掺杂区(4)，第二导电类型掺杂区(3)超出第一导电类型掺杂区(4)的区域为沟道区(13); 55:去除注入掩膜(10)，在晶圆表面生长栅介质层(5); 56:去除部分栅介质层(5)，形成源极(7)、栅极(6)和漏极(11)。2.根据权利要求1所述的带角度注入的自对准MOS沟道的制备方法，其特征在于:所述第一导电类型为η型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为11型。3.根据权利要求1所述的带角度注入的自对准MOS沟道的制备方法，其特征在于:所述注入掩膜(10)的材料为氧化娃、氮化娃等离子注入掩膜介质。4.根据权利要求1所述的带角度注入的自对准MOS沟道的制备方法，其特征在于:所述注入掩膜(10)在形成过程中保留部分介质层(12)。【专利摘要】本专利技术提供的带角度注入自对准MOS沟道制备方法，通过同一次注入掩膜分别实现第一导电类型掺杂区和第二导电类型掺杂区，通过控制注入掩膜的角度以及离子注入与第一导电类型层垂直方向的角度来控制第一导电类型掺杂区和第二导电类型掺杂区的宽度差，进而控制沟道长度，简化了器件加工工艺，减少了注入掩膜加工次数，并且注入过程中沟道处的SiC表面始终处于介质的保护状态下，避免了表面损伤，提高了后续氧化质量。【IPC分类】H01L21/266, H01L29/10【公开号】CN105226083【申请号】CN201510604076【专利技术人】黄润华, 陶永洪, 柏松, 陈刚 【申请人】中国电子科技集团公司第五十五研究所【公开日】2016年1月6日【申请日】2015年9月21日本文档来自技高网...
【技术保护点】
一种带角度注入的自对准MOS沟道的制备方法，其特征在于：包括如下的步骤：S1：在第一导电类型衬底(1)上生长第一导电类型层(2)；S2：在第一导电类型层(2)上形成带有角度的注入掩膜(10)，注入掩膜(10)的角度(8)为0°～90°；S3：通过带有角度的离子注入形成第二导电类型掺杂区(3)，离子注入与晶圆表面的垂直方向的夹角(9)为0°～90°；S4：通过垂直于晶圆表面的离子注入在第二导电类型掺杂区(3)内形成第一导电类型掺杂区(4)，第二导电类型掺杂区(3)超出第一导电类型掺杂区(4)的区域为沟道区(13)；S5：去除注入掩膜(10)，在晶圆表面生长栅介质层(5)；S6：去除部分栅介质层(5)，形成源极(7)、栅极(6)和漏极(11)。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄润华，陶永洪，柏松，陈刚，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。