一种碳化硅MOSFET功率器件的制造方法技术

本发明专利技术提供一种碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤：1)提供第一导电类型碳化硅外延衬底；2)所述外延衬底上制造第二导电类型的碳化硅阱区；3)于所述导电沟道区域的电流上行侧和下行侧分别形成第一和第二杂质区域；4)制造初始栅极；5)氧化初始栅极形成栅极电介质层；6)于所述栅极电介质层上形成导电的栅电极；7)形成第一接触和栅极接触；8)于所述碳化硅衬底的背面形成第二接触。本发明专利技术方法避免了一次性形成较厚的栅极电介质层，改善了碳化硅氧化形成栅极电介质时，栅极电介质和沟道区域界面处形成的碳聚集，提高了栅极电介质层质量。

【技术实现步骤摘要】

本专利技术涉及一种功率器件的制造方法，具体涉及一种碳化硅MOSFET功率器件的制造方法。
技术介绍
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅和氮化镓具有更大的禁带宽度和临界击穿电场，较为适合制造高温大功率半导体器件。目前，碳化硅功率器件成为研究的热点之一。碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。其中将控制信号提供给栅电极，该栅电极通过插入的绝缘体将半导体表面分开，所述绝缘体如二氧化硅。通过多数载流子的传输进行电流传导，而不需要在双极型晶体管工作时使用少数载流子注入。碳化硅MOSFET能够提供非常大的安全工作区，并且多个单元结构能够并行使用。双重注入碳化娃MOSFET (DIMOS:double_implanted M0S)中，于n+型碳化娃衬底上形成η型碳化硅外延层；于所述η型碳化硅外延层的上部形成P型杂质区域，所述P型杂质区包含MOSFET的P型沟道和第二 η+型碳化硅杂质区。于ρ型沟道、η型碳化硅外延和第二 η+型碳化硅杂质区上形成栅极电介质。于所述栅极电介质上形成栅极接触。于部分P型杂质区域和第二 η+型杂质区域形成第一接触，于所述衬底上形成第二接触。碳化硅MOSFET存在的问题是沟道迀移率较低，因而具有较大的导通电阻，能量损耗大。200610126666.7号中国专利中公开了通过在氢气或潮湿气氛中进行退火处理，改善栅介质层和沟道区界面的悬挂键终端，提高沟道迀移率的方法。然而这种处理方法的不足之处是可能会造成栅极接触不必要的氧化。
技术实现思路
本专利技术的目的是提供一种碳化硅MOSFET功率器件的制造方法，能够克服现有技术的不足，通过改善栅极电介质层质量，提供良好的栅介质层和沟道区界面，提高沟道迀移率，减小导通电阻。为了实现上述目的，本专利技术采取以下技术方案:—种碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤:I)第一导电类型碳化硅衬底上生长外延层制备外延衬底；2)所述外延衬底上制备包含碳化硅导电沟道区域的第二导电类型的碳化硅阱区；3)于所述导电沟道区域的电流上行侧和下行侧分别形成第一和第二杂质区域；4)于所述导电沟道区域的表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成初始栅极；5)氧化初始栅极形成栅极电介质层；6)于所述栅极电介质层上形成导电的栅电极；7)于所述碳化硅阱区和第一杂质区域表面上形成第一接触，于所述栅电极上形成栅极接触；8)于所述碳化硅衬底的背面形成第二接触。所述的碳化硅MOSFET功率器件的制造方法的第一优选方案，所述步骤I)中所述外延层与所述衬底具有相同的导电类型，所述外延层的杂质浓度为I X 114Cm 3?I X 116Cm 3，厚度为 10 ?200 μ m。所述的碳化硅MOSFET功率器件的制造方法的第二优选方案，所述步骤2)中所述碳化娃讲区的杂质浓度5X 115Cm 3?5X 10 19cm 3，深度为0.3?I μπι。所述的碳化硅MOSFET功率器件的制造方法的第三优选方案，所述步骤3)中所述第一杂质区的杂质浓度为I X 119Cm 3?5 X 10 20cm 3，厚度为0.1?0.4 μ m。所述的碳化硅MOSFET功率器件的制造方法的第四优选方案，所述步骤3)中所述第二杂质区的杂质浓度为I X 119Cm 3?5 X 10 20cm 3，厚度为0.1?0.4 μ m。所述的碳化硅MOSFET功率器件的制造方法的第五优选方案，所述步骤4)中所述初始栅极的制作方法包括原子层沉积、低压化学气相沉积、等离子增强化学气相沉积或溅射。所述的碳化硅MOSFET功率器件的制造方法的第六优选方案，所述步骤4)中所述初始栅极为掺杂或非掺杂的多晶硅、非晶硅或无定型硅，厚度为10?200nm。所述的碳化硅MOSFET功率器件的制造方法的第七优选方案，所述初始栅极的掺杂杂质为0、N、P、B或Al ;所述掺杂是碳化硅衬底界面处浓度低和表面浓度高的非均匀掺杂O所述的碳化硅MOSFET功率器件的制造方法的第八优选方案，所述步骤5)中所述氧化温度为600?1500°C，所述栅极电介质层的厚度为所述初始栅极的1.5?2.5倍。所述的碳化硅MOSFET功率器件的制造方法的第九优选方案，所述步骤6)中所述栅电极与所述栅极电介质层间形成隔离层。所述的碳化硅MOSFET功率器件的制造方法的第十优选方案，所述步骤6)中所述栅电极由掺杂了 η型或ρ型杂质的多晶硅、Al、T1、N1、W和Pt制成，厚度为0.1?5μπι。所述的碳化硅MOSFET功率器件的制造方法的第i^一优选方案，所述步骤7)中所述的第一接触和栅极接触的形成步骤包括:I)于所述栅电极和外延层上形成绝缘层，所述绝缘层具有到达所述碳化硅阱区和第一杂质区域的第一接触孔和到达所述栅电极第二接触孔；2)于所述第一接触孔内，所述碳化硅阱区和第一杂质区域表面上形成第一接触；于所述第二接触孔内，所述栅电极上形成栅极接触；所述的碳化硅MOSFET功率器件的制造方法的第十二优选方案，所述栅电极与所述绝缘层间形成隔离层。所述的碳化硅MOSFET功率器件的制造方法的第十三优选方案，所述绝缘层形成后，于500?1100°C下进行回流工艺，所用气体为选自02、H2、水蒸气、N2、氯化氢、SiHCl3、NO、N2O,順3和Ar中的一种或几种的混合气体。所述的碳化硅MOSFET功率器件的制造方法的第十四优选方案，所述步骤8)中所述的第二接触的厚度为0.1?5μπι，所用金属为选自钨、铬、铂、钛、银、金、铝、镍和铜中的一种或几种的合金或复合。所述的碳化硅MOSFET功率器件的制造方法的第十五优选方案，所述方法包括:所述碳化硅阱区形成后，于所述阱区表面外延形成η型沟道层。所述的碳化硅MOSFET功率器件的制造方法的第十六优选方案，所述沟道层的掺杂浓度为5 X 115Cm 3?5 X 10 16cm 3，高于所述碳化娃外延层，厚度为0.01?0.5 μ m。所述的碳化硅MOSFET功率器件的制造方法的第十七优选方案，所述方法包括:所述初始栅极的形成是于所述沟道区域表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成栅介质缓冲层，再于所述缓冲层上制作绝缘或导电的初始栅极。所述的碳化硅MOSFET功率器件的制造方法的第十八优选方案，所述栅介质缓冲层为包含N、P、B、Al或C杂质元素的氧化硅，厚度为I?lOOnm。所述的碳化硅MOSFET功率器件的制造方法的第十九优选方案，所述栅介质缓冲层是于600?1500°C下，氧化所述碳化硅外延层形成，所用气体为选自氧气、氢气、水蒸气、氮气、氯化氢、三氯娃烧、一氧化氮、笑气、氨气和氩气中的一种或几种的混合气体。所述的碳化硅MOSFET功率器件的制造方法的第二十优选方案，所述方法包括:形成第二杂质区的同时，于所述外延衬底上形成第二导电类型的场限环；于所述场限环外侧形成场截止环。所述的碳化硅MOSFET功率器件的制造方法的第二十一优选方案，所述场限环位于器件边缘，由2?50个宽度和间距不等的环组成，所述场限环与所述第二杂质区具有相同的掺杂浓度和深度。所述的碳化硅MOSFET功率器件的制造方法的第二十二优选方本文档来自技高网...

【技术保护点】
一种碳化硅MOSFET功率器件的制造方法，其特征在于，所述方法包括如下步骤：1)第一导电类型碳化硅衬底上生长外延层制备外延衬底；2)所述外延衬底上制备包含碳化硅导电沟道区域的第二导电类型的碳化硅阱区；3)于所述导电沟道区域的电流上行侧和下行侧分别形成第一和第二杂质区域；4)分别于所述导电沟道区域的表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成初始栅极；5)氧化初始栅极形成栅极电介质层；6)于所述栅极电介质层上形成导电的栅电极；7)于所述碳化硅阱区和第一杂质区域表面上形成第一接触，于所述栅电极上形成栅极接触；8)于所述碳化硅衬底的背面形成第二接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨霏，朱韫晖，郑柳，田亮，夏经华，刘瑞，吴昊，李永平，李玲，王方方，查祎英，张文婷，
申请(专利权)人：国网智能电网研究院，国家电网公司，国网安徽省电力公司，
类型：发明
国别省市：北京;11