具有突变隧穿结的SSOI隧穿场效应晶体管及制备方法技术

本发明专利技术涉及一种具有突变隧穿结的SSOI隧穿场效应晶体管及制备方法，该制备方法包括:制备SSOI衬底；形成浅沟槽隔离；光刻形成漏区图形，带胶离子注入形成漏区；干法刻蚀形成源区沟槽；在源区沟槽内淀积Si材料并进行原位掺杂形成源区；在衬底上表面形成栅介质层和前栅极层，刻蚀形成前栅，在衬底下表面形成背栅极层，刻蚀形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源/漏、前/背栅引线。本发明专利技术可有效的提高隧穿场效应晶体管的驱动电流并降低其亚阈斜率。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及一种具有突变隧穿结的SSOI隧穿场效应晶体管及制备方法。
技术介绍
集成电路(Integrated Circuit,简称IC)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足IC技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。隧穿场效应晶体管(TunnelingField Effect Transistor,简称 TFET)米用带带隧穿物理机制，使其亚阈摆幅不受传统MOSFET亚阈摆幅极限值KT/q的限制，并且具有关态电流小，频率特性好以及静态功耗低等优势，被认为是延续“Moore定律”的重要途径。目前Si基TFET面临着驱动电流小以及亚阈值斜率相对于理论值退化的问题，使其应用受到了限制。因此，提高其驱动电流及获得超低的亚阈值斜率成为Si基TFET亟待解决的问题。
技术实现思路
为了克服现有Si基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本专利技术提出一种具有突变隧穿结的SSOI隧穿场效应晶体管及制备方法。该器件有效提高器件驱动电流以及降低亚阈斜率，同时能有效的抑制双向导通特性。具体地，本专利技术实施例提出的一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法，包括步骤: 步骤a、制备SSOI衬底，所述SSOI衬底依次包括底层S1、氧化物埋层和顶层应变Si ; 步骤b、在所述顶层应变Si内形成浅沟槽隔离； 步骤C、在所述顶层应变Si表面的指定位置处光刻形成漏区图形，采用带胶离子注入工艺注入离子形成漏区；步骤d、在所述顶层应变Si表面异于所述指定位置处采用干法刻蚀工艺形成源区沟槽； 步骤e、在所述源区沟槽内淀积Si材料，并同时进行原位掺杂形成源区，所述源区的掺杂浓度高于所述漏区的掺杂浓度； 步骤f、在所述顶层应变Si表面形成栅介质层和前栅极层，刻蚀形成前栅；在所述底层Si表面形成背栅极层，刻蚀形成背栅； 步骤g、光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅引线，以形成所述具有突变隧穿结的SS0I隧穿场效应晶体管。在本专利技术的一个实施例中，步骤a包括:步骤al、在一 Si基片上外延生长渐变SiGe层、固定组分的弛豫SiGe层及应变Si层； 步骤a2、向所述应变Si层表面注入一定剂量的H离子，并与表面包括氧化层的另一 Si基片进行键合，剥离处理，在所述另一 Si基片上依次包括所述氧化层、所述应变Si层及所述弛豫SiGe层； 步骤a3、去除所述另一 Si基片上的所述弛豫SiGe层及部分应变Si层形成所述SSOI衬底。在本专利技术的一实施例中，步骤c包括: 步骤Cl、利用光刻工艺在所述顶层应变Si表面的指定位置光刻形成所述漏区图形； 步骤c2、利用带胶离子注入方法在所述指定位置处注入离子以形成所述漏区； 步骤c3、去除光刻胶。在本专利技术的一实施例中，步骤d包括: 步骤dl、在所述顶层应变Si表面形成保护层； 步骤d2、利用光刻工艺在所述保护层上形成隔离区图形； 步骤d3、利用干法刻蚀工艺在所述隔离区图形的位置处刻蚀所述保护层及所述顶层应变Si以形成所述源区沟槽。在本专利技术的一实施例中，步骤(e)包括: 步骤el、对所述源区沟槽进行平整化处理； 步骤e2、在所述源区沟槽内选择性外延生长所述Si材料，同时通入掺杂气体对所述Si材料进行原位掺杂形成所述源区。 在本专利技术的一实施例中，步骤f包括: 步骤Π、利用化学气相淀积方法在所述顶层应变Si表面淀积高K材料层，作为所述栅介质层; 步骤f2、利用化学气相淀积方法在所述栅介质层表面淀积多晶Si栅材料，作为所述前栅极层； 步骤f3、利用干法刻蚀工艺刻蚀所述栅介质层和所述前栅极层形成所述前栅； 步骤f4、利用化学气相淀积方法在所述底层Si表面淀积多晶Si栅材料，作为所述背栅极层； 步骤f5、利用干法刻蚀工艺刻蚀所述背栅极层形成背栅。在本专利技术的一实施例中，所述栅介质层为铪基材料、A1203、La203、ZrO2S LaAlO中的任意一种。此外，本专利技术另一实施例提出的一种具有突变隧穿结的SSOI隧穿场效应晶体管，由上述实施例的具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法制得。本专利技术采用智能剥离技术制备SSOI衬底，其中应变Si层是直接位于绝缘层上，其下不存在应变诱发层SiGe层，可以防止Ge原子的扩散，并且应变Si层可以做的很薄，应变度可以提高，禁带宽度可以进一步减小，有助于隧穿几率的增大，进而提高TFET器件的性能；在漏区通过带胶离子注入工艺制备，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制隧穿场效应晶体管中的双极效应；源区通过刻蚀沟槽并选择性外延淀积填充的工艺制备，能够精确限定的隧穿结面积，同时采用原位掺杂，有助于形成陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，，可有效的提高器件驱动电流及降低亚阈斜率； 由上可知，本专利技术实施例制备的具有突变隧穿结的SSOI隧穿场效应晶体管，其SSOI衬底通过智能剥离技术制备，该结构中应变Si层是直接位于绝缘层上，其下不存在应变诱发层SiGe层，可以防止Ge原子的扩散，并且应变Si层可以做的很薄，应变度可以提高，禁带宽度可以进一步减小，有助于隧穿几率的增大，进而提高TFET器件的性能；其漏区通过带胶离子注入工艺制备，该工艺有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制隧穿场效应晶体管中的双极效应；其源区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本专利技术制备的具有突变隧穿结的SSOI隧穿场效应晶体管采用双栅结构，高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。【附图说明】下面将结合附图，对本专利技术的【具体实施方式】进行详细的说明。图1为本专利技术实施例的一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法流程图； 图2a_图2h为本专利技术实施例的一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法示意图； 图3为本专利技术实施例的一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法流程示意图；以及 图4为本专利技术实施例的一种具有突变隧穿结的SSOI隧穿场效应晶体管的器件结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。实施例一 请参见图1，图1为本专利技术实施例的一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法流程图，该制备方法包括如下步骤: 步骤a、制备应变绝缘体上娃(Strained Silicon on Insul本文档来自技高网...

【技术保护点】
一种具有突变隧穿结的SSOI隧穿场效应晶体管的制备方法，其特征在于，包括步骤：步骤a、制备SSOI衬底，所述SSOI衬底依次包括底层Si、氧化物埋层和顶层应变Si；步骤b、在所述顶层应变Si内形成浅沟槽隔离；步骤c、在所述顶层应变Si表面的指定位置处光刻形成漏区图形，采用带胶离子注入工艺注入离子形成漏区；步骤d、在所述顶层应变Si表面异于所述指定位置处采用干法刻蚀工艺形成源区沟槽；步骤e、在所述源区沟槽内淀积Si材料，并同时进行原位掺杂形成源区，所述源区的掺杂浓度高于所述漏区的掺杂浓度；步骤f、在所述顶层应变Si表面形成栅介质层和前栅极层，刻蚀形成前栅；在所述底层Si表面形成背栅极层，刻蚀形成背栅；步骤g、光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅引线，以形成所述具有突变隧穿结的SSOI隧穿场效应晶体管。

【技术特征摘要】

【专利技术属性】
技术研发人员：李妤晨，张岩，徐大庆，张超，
申请(专利权)人：西安科技大学，
类型：发明
国别省市：陕西;61