一种阵列基板，包括：具有多个子像素区域的基底(100)，其中，在每个子像素区域中包括：设置在所述基底上的开关元件(1)，设置于该开关元件(1)上的导电平坦层(113)，以及设置于该平坦层上的像素电极(111)，所述像素电极(111)与所述开关元件(1)的输出电极(105)电连接。这种阵列基板改善了材料之间由于应力导致的器件不稳定性，提高了器件的长期稳定性，并且生产工艺也得到简化。
【技术实现步骤摘要】
本专利技术的实施例涉及一种具有导电平坦层的阵列基板、包含其的显示装置及其制 备方法。
技术介绍
有机电致发光显示器件中，阵列基板上的反射阳极的制备通常采用ITO/Ag或 AINd/ITO结构，其中Ag或者AlNd用作反射电极，ITO用作透明的导电阳极。由于在阵列基 板的制作中，阵列基板上的开关元件例如薄膜晶体管（TFT)上会产生一些段差，所以，常常 会在开关元件上沉积有机树脂平坦层，然后将ITO/Ag或AINd/ITO电极沉积在该有机树脂 平坦层上面，然而由于有机树脂材料与电极材料之间应力不匹配，ITO/Ag或AINd/ITO电极 很容易脱落，器件的合格率与器件的长期稳定性都存在问题。 因此，本领域中需要一种改进的阵列基板结构来改善器件的合格率与器件的长期 稳定性。
技术实现思路
本专利技术的实施方式涉及一种阵列基板，包含其的显示设备，及其制备方法。本专利技术 包含以下内容： 实施方式1. 一种阵列基板，包括： 具有多个子像素区域的基底， 其中，所述阵列基板在每个子像素区域中包括：设置在所述基底上的开关元件，设 置于该开关元件上的导电平坦层，以及设置于该平坦层上的像素电极，所述像素电极与所 述开关元件的输出电极电连接。这种阵列基板中由于平坦层和像素电极都由无机材料构 成，改善了材料之间由于应力导致的器件不稳定性，提高了器件的长期稳定性，并且生产工 艺也得到简化。 实施方式2.根据实施方式1所述的阵列基板，其中，所述导电平坦层为包含金属 的导电平坦层。 实施方式3.根据实施方式1或2所述的阵列基板，其中，所述导电平坦层通过烧 结纳米级金属材料制成。 实施方式4.根据实施方式3所述的阵列基板，其中，所述纳米级金属材料为纳米 级金属线、纳米级金属颗粒，或其组合。 实施方式5.根据实施方式1至4中任一项所述的阵列基板，还包括像素隔离层， 所述像素隔离层将所有的导电平坦层彼此隔开并绝缘。 实施方式6.根据实施方式1至5中任一项所述的阵列基板，其中所述导电平坦层 的厚度为大于或等于10纳米至小于1微米。 实施方式7.根据实施方式1至6中任一项所述的阵列基板，其中所述像素电极经 所述导电平坦层与所述开关元件的输出电极电连接。 实施方式8.根据实施方式1至7中任一项所述的阵列基板，其中所述开关元件与 所述平坦层之间设置有无机缓冲层。 实施方式9.根据实施方式4所述的阵列基板，其中所述纳米级金属材料包括纳米 银材料。 实施方式10.根据实施方式8或9所述的阵列基板，其中所述无机缓冲层的厚度 为50纳米至1500纳米。 实施方式11.根据实施方式1-10中任一项所述的阵列基板，其中所述开关元件为 薄膜晶体管，所述开关元件的输出电极为该薄膜晶体管的漏极。 实施方式12.根据实施方式1-11中任一项所述的阵列基板，其中所述阵列基板还 包括位于所述像素电极上方的有机发光层和位于所述有机发光层上方的透明电极。 实施方式13.根据实施方式1-12中任一项所述的阵列基板，其中所述导电平坦层 与所述像素电极彼此直接接触。 实施方式14.根据实施方式1-13中任一项所述的阵列基板，其中所述像素电极的 材料包含透明导电氧化物例如ITO (氧化铟锡）和IZO (氧化铟锌）、碳纳米管和碳纳米线中 的至少一种。 实施方式15. -种显示装置，包括根据实施方式1-14中任一项所述的阵列基板。 实施方式16. -种阵列基板的制造方法， 所述阵列基板包括：包括多个子像素区域的基底， 其中，所述阵列基板在每个子像素区域中包括：设置在所述基底上的开关元件，设 置于该开关元件上的导电平坦层，以及设置于该平坦层上的像素电极，其中所述像素电极 与所述开关兀件的输出电极电连接； 其中所述方法包括以下步骤： 在所述基底的每个子像素区域上形成开关元件， 在所述开关元件上形成导电平坦层，和 在所述导电平坦层上形成像素电极。 实施方式17.根据实施方式16所述的方法，其中，在开关元件上形成导电平坦层 的步骤包括：在所述开关元件上施加纳米级金属材料，然后进行烧结，得到所述导电平坦 层。 实施方式18.根据实施方式16或17所述的方法，还包括在形成所述导电平坦层 之前，在所述开关元件上形成无机缓冲层，并且对所述无机缓冲层进行蚀刻以露出所述开 关兀件的输出电极。 实施方式19.根据实施方式16至18中任一项的方法，还包括在形成所述导电平 坦层之前，形成像素隔离层，所述像素隔离层将不同子像素区域中的导电平坦层彼此隔离。 实施方式20.根据实施方式19所述的方法，其中像素隔离层也将不同子像素区域 中的像素电极彼此隔离。 实施方式21.根据实施方式17所述的方法，其中所述纳米级金属材料通过喷墨打 印、丝网印刷或转印的方式施加，所述烧结在120至600°C的温度，例如，130至560°C的温度 进行。 实施方式22.根据实施方式17所述的方法，其中所述纳米级金属材料包括纳米银 材料。【附图说明】 为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单地介 绍，显而易见地，下面描述中的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制。 图1为现有技术中的顶发射型阵列基板的示意图。 图2为根据本专利技术的一种实施方式的阵列基板的示意图。 图3为根据本专利技术的一种实施方式的阵列基板的示意图。 图4-10为示意图，其说明制造本专利技术实施例的阵列基板的方法。 附图标记： 1-开关元件； 100-基底； 101-基底上的栅极； 102-栅极绝缘层；103-半导体层； 104-刻蚀阻挡层； 105-漏极； 106-源极； 1〇7_中间金属层； 108-无机绝缘层；109-有机树脂平坦层；110-反射电极； 111-透明像素电极；112-像素界定层； 113-导电平坦层。 114-像素隔离层【具体实施方式】 为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例 的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发 明的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术 人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 图1为顶发射型阵列基板的视图，其包括：基底100、基底上的栅极101、栅极绝 缘层102、半导体层103、刻蚀阻挡层104、源极106、漏极105、中间金属层107、无机绝缘层 108 (任选的）、有机树脂平坦层109、反射电极110、透明像素电极111、和像素界定层112。 本申请中的术语具有本领域技术人员通常理解的含义。 例如，术语"开关元件"具有本领域技术人员通常理解的含义。一般而言，在电子 器件中，开关元件可以是晶体管，尤其是薄膜晶体管（Thin Film Transistor)。例如，如图 2中的附图标记1所指示的，开关元件1可以包括基底上的栅极101、栅极绝缘层102、半导 体层103、刻蚀阻挡层104、源极106、漏极105、和中间金属层107。这里的所述的开关元件 的结构仅仅为一种示例性结构，根据本专利技术的实施例并不限制于此。 本专利技术的实施例提出了一种改进的阵列基板，包含其的显示设备，及其制备方法。 在阵列基板的开关元件上通过例如喷墨打印等工艺施加纳本文档来自技高网...
【技术保护点】
一种阵列基板，包括：具有多个子像素区域的基底，其中，所述阵列基板在每个子像素区域中包括：设置在所述基底上的开关元件，设置于所述开关元件上的导电平坦层，以及设置于所述平坦层上的像素电极，所述像素电极与所述开关元件的输出电极电连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘则，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。