表面改进的TSV结构及其方法技术

公开了微电子元件及其制造方法。微电子元件(100)可以包括衬底，衬底包括延伸穿过衬底的半导体区域(102)的开口(108)，介电层(114)在开口的至少第一部分内覆盖开口的壁(110)，第一金属(118)设置在开口的第一部分内，第二金属设置在开口的第二部分内。第二金属可以形成微电子元件的接触的至少一部分。

【技术实现步骤摘要】
【国外来华专利技术】表面改进的TSV结构及其方法
技术介绍
本申请的主题涉及电磁元件和相关电路装置的封装，例如制造结构的方法。更具体地，本申请的主题涉及包括硅通孔(TSV)的集成电路结构及其制造方法。诸如半导体芯片的微电子器件通常要求许多针对其他电子部件的输入和输出连接。半导体芯片或可比较器件的输入和输出接触通常设置在基本覆盖器件的表面的栅格状图案中(通常称为“面积阵列”)或者设置在可以平行于器件的前表面的每个边缘并且与器件的前表面的每个边缘相邻延伸的加长行中或者设置在前表面的中心中。通常，诸如芯片的器件可以物理安装在诸如印刷电路板的衬底上，并且器件的接触必须电连接至电路板的导电部件。半导体芯片通常设置在封装中，这利于在外部衬底(诸如电路板或其他电路面板)上制造和安装芯片期间处理芯片。许多半导体芯片被设置在适合于表面安装的封装中。使用三维封装开发了一些类型的半导体芯片。三维封装包含两个以上的集成电路，它们垂直堆叠使得它们占用较少的空间和/或具有较大的连接性。一些三维封装包括硅通孔(TSV)，其提供穿过集成电路的主体的垂直连接。典型地，TSV被填充有用于优化电性能的铜，并且使用蚀刻工艺露出通孔。利用TSV技术的封装相对于具有边缘布线的封装而言具有多种优势，包括例如较高的互连密度和较小的形式因子。然而，虽然TSV技术具有其优点，但也存在挑战。例如，露出已经沉积铜的通孔的当前方法会由于铜和硅的材料特性(包括响应于高温铜比硅更快速地膨胀)而导致对芯片的损伤。由于蚀刻工艺会将封装暴露给热量，所以铜部件会比周围的硅膨胀得更多，损伤环绕铜的硅。此外，铜离子会扩散或迁移，污染电有源硅区域或介电膜。这会损伤封装使其不可用。因此，期望制造微电子封装的新的设备和方法。
技术实现思路
本文公开了微电子元件和制造微电子元件的方法。在一个实施例中，一种用于微电子元件的制造方法可以包括：形成从衬底的第一面朝向衬底的与第一面相对的第二面延伸的开口。衬底内的开口可以具有基本恒定的直径。开口的壁可包括介电区域。第一金属可以沉积在开口内以从开口的底部朝向第一表面向上延伸。第二金属(可不同于第一金属)可以沉积在开口内。可以从第二面研磨衬底以露出第一金属。衬底可以包括半导体区域，并且形成开口的步骤可以包括形成穿过半导体区域的至少一部分的开口，并且沿着开口的内表面形成介电区域以限定开口的壁。可以在半导体区域的至少在开口的底部处露出的表面上执行第一金属的沉积。第二面可以被研磨以露出介电区域的至少一部分。第一金属可以包括镍或镍合金中的至少一种。第二金属可以包括铜或铜合金中的至少一种。在沉积第一金属之后，介电区域的一部分可以保持在开口内露出。焊料掩模可以被沉积在第二面上，并且开口可以形成在焊料掩模中。焊料可以沉积在开口中，并且焊料可以接触第一金属。在另一实施例中，一种用于微电子元件的制造方法可以包括：形成从衬底的第一面朝向衬底与第一面相对的第二面延伸的开口。开口的壁可以包括介电区域。可以扩大开口的底部，使得开口的第一部分具有第一宽度且开口的第二部分具有第二宽度。第一宽度可大于第二宽度。第一金属可以沉积在开口的在至少第一部分内，以从开口的底部向上延伸。第二金属可以沉积在开口的第二部分内。第二金属可以不同于第一金属。可以从第二面研磨衬底以露出第一金属。露出的第一金属可以为在衬底的第二面处露出的微电子元件的接触的部分。衬底可以包括半导体区域，并且形成开口的步骤可以包括形成穿过半导体区域的至少一部分的开口，并且沿着开口的内表面形成介电区域以限定开口的壁。扩大开口底部的步骤可以包括各向同性地蚀刻底部。在一个实施例中，一种微电子元件可以包括衬底，衬底包括第一面和与第一面相对的第二面。开口可以穿过衬底延伸，并且可以包括从第一面延伸的第一部分和从第二面延伸的第二部分。开口可以包括壁，并且壁处的介电区域位于开口的至少第二部分内。第一金属可沉积在开口的第一部分内，并且可以从第一面朝向第二面在开口内延伸至第一高度。第一金属可以包括镍或镍合金中的至少一种。第二金属可以在开口中从第一金属延伸到大于第一高度的第二高度。第二金属可以包括铜或铜合金中的至少一种。第一金属可以在平行于第一面的第一方向上具有宽度，并且第二金属可以在第一方面上具有第二宽度。第一宽度可大于第二宽度。第二金属的一部分可以从衬底的第一面上方凸出，并且可以被介电区域横向包围。第一金属可以被配置为第一面处的微电子元件的接触的部分。衬底可以包括半导体区域。开口可以延伸穿过半导体区域的至少一部分。壁处的介电区域可以覆盖开口内的半导体区域的内表面。焊料掩模可以与第一面接触并且可以包括其中设置有焊料的开口。焊料可以接触第一金属。以下将更加完整地描述本公开的这些和其他实施例。附图说明参照附图描述本公开的实施例，其中：图1是根据本公开一个实施例的微电子元件的截面图；图1A是根据本公开另一实施例的微电子元件的顶视图；图1B是根据本公开又一实施例的微电子元件的顶视图；图1C是根据本公开再一实施例的微电子元件的顶视图；图1D是根据本公开还一实施例的微电子元件的顶视图；图2至图9示出了根据本公开实施例的图1的微电子元件的制造方法中的各阶段；图10是根据本公开另一实施例的微电子元件的截面图；以及图11至图16示出了根据本公开另一实施例的图10的微电子元件的制造方法的各阶段。具体实施方式参照附图描述本公开的具体实施例。在附图和以下描述中，类似的参考数字表示相似或相同的元件。如图1所示，微电子元件100可包括具有第一面104和第二面106的半导体区域102。在一个实例中，半导体区域可以主要由硅组成。通孔或开口108从第一面104向第二面106延伸穿过区域102。开口108可以具有各种结构，包括一般性的圆柱形。开口108可以包括壁110，并且可具有宽度W1。介电层114可以覆盖壁110并且可以延伸超过区域102的第二面106。第一金属118可以设置在开口108的第一端119处，并且可具有宽度W2，其宽于开口108的宽度W1。在一个实施例中，第一金属118可以被焊料润湿并且诸如通过镀来沉积。第一金属可以是与铜(其以高速率扩散并且可以破坏硅和氧化硅)相比具有更低的扩散到硅和氧化硅中的速率的类型。例如，第一金属118可以是镍或镍合金。第二金属120可以填充开口108的剩余部分。第二金属120可以是铜或铜合金。介电层的部分119可以在第二面106之上突出，即在第二面106之上达到高度H，并且第二金属120也可以突出到这种高度H。焊料掩模122可以沉积在第二面106上，与介电层114延伸超过第二面的部分119接触，并且还可以环绕第一金属118和第二金属120的部分。诸如焊料的导电材料124可以沉积在第二金属118的表面125上。在一个实施例中，半导体区域102可以具有大约50和1000微米之间的范围内的厚度。在其他实施例中，半导体区域102的厚度可以小于50微米。在一个实施例中，开口108可具有3和100微米之间的范围内的宽度。在另一实施例中，开口108的宽度W1可以在1和10微米之间。在又一实施例中，开口108的宽度W1可以小于1微米。开口108可具有各种形状和结构。如图1A所示，开口108可以为圆形。如图1B所示，开口108可以为椭圆形。如图1C所示，开口108可本文档来自技高网...

【技术保护点】
一种用于微电子元件的制造方法，所述方法包括：形成开口，所述开口从衬底的第一面朝向所述衬底的与所述第一面相对的第二面延伸，其中所述开口的壁包括介电区域；在所述开口内沉积第一金属以便从所述开口的底部朝向所述第一面向上延伸；在所述开口内沉积第二金属，所述第二金属不同于所述第一金属；以及从所述第二面研磨所述衬底以露出所述第一金属。

【技术特征摘要】
【国外来华专利技术】2012.12.20 US 13/722,3651.一种用于微电子元件的制造方法，所述方法包括：形成开口，所述开口从衬底的第一面朝向所述衬底的与所述第一面相对的第二面延伸，其中所述开口的壁包括介电区域；在所述开口内沉积第一金属以便从所述开口的底部朝向所述第一面向上延伸，其中在沉积所述第一金属之后，所述介电区域的一部分保持在所述开口内露出；在所述开口内沉积第二金属，所述第二金属不同于所述第一金属；从所述第二面研磨所述衬底以露出所述第一金属；在所述第二面上沉积焊料掩模；在所述焊料掩模中形成开口；以及在所述开口中沉积焊料，其中所述焊料接触所述第一金属。2.根据权利要求1所述的方法，其中所述研磨的步骤包括研磨所述第一金属的至少一部分。3.根据权利要求1所述的方法，还包括蚀刻所述开口的底部以去除介电层并露出所述衬底。4.根据权利要求3所述的方法，还包括扩大所述开口的底部，使得所述开口的第一部分具有第一宽度且所述开口的第二部分具有第二宽度，所述第一宽度大于所述第二宽度。5.一种用于微电子元件的制造方法，所述方法包括：形成开口，所述开口从衬底的第一面朝向所述衬底的与所述第一面相对的第二面延伸，其中...

【专利技术属性】
技术研发人员：B·哈巴，F·L·阿亚托拉西，M·纽曼，P·莫纳德吉米，
申请(专利权)人：伊文萨思公司，
类型：发明
国别省市：美国;US