本文公开了用于使用互连装置来连接多个芯片的技术。在一些配置中，芯片上的一个或多个互连区可以彼此相邻，使得第一互连区的至少一部分边缘位于与第二互连区的边缘相邻。例如，互连区可以位于芯片的角落处，使得互连区的一个或多个边缘与另一芯片的互连区的一个或多个边缘对齐。包括至少一个互连区的芯片也可以被定位或者使用其他布局(诸如但不限于风轮布局)来直接键合到互连装置。在一些配置中，多于一个互连区可以被包括在芯片上。多于一个互连区可以被包括在芯片上。多于一个互连区可以被包括在芯片上。
【技术实现步骤摘要】
【国外来华专利技术】使用互连装置的连接多芯片
[0001]相关申请
[0002]本申请要求于2019年6月19日提交的题为“Connecting Multiple Chips Using an Interconnect Device”临时美国专利申请序列号62/863,367的优先权权益，其整体通过引用被并入本文中。
技术介绍
[0003]当今，集成电路(IC)几乎在所有的电子设备中使用。计算机设备、移动电子设备和其他电子设备通过IC的小尺寸和低成本成为可能。为了增加IC的密度，多个IC位于多芯片模块(MCM)上。MCM涉及电子组装件，其中多个IC、半导体管芯和/或其它分立元件通常被集成到统一衬底上。
[0004]随着IC技术持续扩展，对存在的互连技术满足芯片制造者对诸如高带宽、低功率、良好散热、可靠性和低成本的要求是越来越困难的。此外，在MCM中将组件中的不同组件进行对准是困难的。
附图说明
[0005]图1是描绘了示例性嵌入式管芯作为晶片形式的有源桥的示意图。
[0006]图2是描述了互连装置上的芯片的说明性布局的示意图，该芯片包括每一芯片的角落上的互连区。
[0007]图3是描绘了其中多个芯片利用互连装置的实施例示意图，该互连装置形成大于掩模版的组合覆盖区(footprint area)。
[0008]图4是描绘了互连装置上的芯片的说明性风轮布局的示意图。图5是描绘了包括多个互连区和多个互连装置的芯片的说明性布局的示意图。
[0009]图6A至图6B是描述了每个互连装置的多个芯片的说明性工艺流程的示意图。
[0010]图7是描绘了说明性2.5D解决方案的示意图。
[0011]图8是用于利用互连装置来连接多个芯片的说明性技术的流程图。
具体实施方式
[0012]下面的详细描述涉及使用互连装置来连接多芯片(也在本文中称作“管芯”)的技术。通常，管芯是半导体材料块，该半导体材料块包括被配置为执行一个或多个功能的一个或多个电路。互连可以被用于连接和创建在芯片/管芯上的不同电路之间的电连接。互连可以包括信令互连和/或电力互连，该信令互连可以用于电路之间的通信，该电力互连可以用于向不同的电路提供电力。本文中所描述的互连装置提供了在不同管芯之间的电连接，使得连接可以提供高带宽信令。
[0013]根据一些配置，管芯可以使用具有与现有技术相比更小的间距的互连区来进行连接。例如，在一些配置中，由互连装置利用的间隙可以非常小(例如，2μm至10μm)。这些间距与现有的技术相比较是更小的，现有技术的间距通常大于50μm。
[0014]在一些配置中，相邻的芯片/管芯可以被设置为使得第一芯片的互连区与第二芯片的另一互连区相邻。如本文所使用的，“互连区”是芯片中将被键合到互连装置的部分(例如，“键合区”)的部分。芯片可以包括多于一个互连区，并且(多个)互连区可以位于芯片上的各种位置。在一些配置中，芯片包括在芯片的角落处的互连区。在其他配置中，互连区可以处于芯片上的其他位置。例如，互连区可以邻近于芯片的边缘。在再一些配置中，多于一个互连区可以被包括在芯片上。例如，芯片可以包括在芯片的第一边缘和芯片的第二边缘上的互连区。互连区也可以位于芯片上的其他位置，诸如芯片上的任何位置。
[0015]如所简要讨论的，第一互连区可以位于第一芯片的角落，使得当第一互连区位于互连装置上时，第一互连区的一个或多个边缘与第二芯片的第二互连区的一个或多个边缘对齐。根据一些配置，四个芯片使用位于芯片的角落处的互连区来连接到互连装置。包括至少一个互连区的芯片也可以使用其他布局进行设置，诸如但不限于风轮布局。
[0016]互连装置用作将多个芯片连接到一起的“桥”(例如，无源或有源)。有源互连装置包括用于增强信号的有源电路，而无源互连装置不包括用于增强信号的有源电路。在一些配置中，互连装置允许芯片的(多个)互连区使用直接键合互连配置中，互连装置允许芯片的(多个)互连区使用直接键合互连技术被键合到互连装置。与倒装芯片连接相比，使用DBI的间距可以小很多，但是与倒装芯片相比，键合对准可能更困难。是允许芯片利用极其精细间距的3D电互连进行键合的低温混合直接键合技术。在一些示例中，DBI对准和键合过程可以在没有使用粘合剂的情况下在室温下执行。
[0017]在一些配置中，互连可以被称为“直接键合的原生互连”，该互连是在管芯的原生导体和第二管芯的导体之间直接形成的金属到金属键合，由此舍弃针对标准接口的开销和复杂性的需要。管芯的原生导体是具有对管芯的原始信号或原生信号的电接入的电导体，出于与其他管芯进行接口的目的，在对信号没有显著修改的情况下，在特定管芯的核心功能逻辑级处可操作。在没有放大或修改原生信号的情况下，用于将来自管芯的核心侧的这种原生信号进行传导的原生互连可以提供通过两个或多个跨管芯边界而设置的连续电路，除非需要适应来自不同制造工艺的管芯。从信号的观点，在没有原生信号的修改或原生信号的修改可忽略的情况下，一个管芯的IP核的原生信号经由直接键合的原生互连被直接传递到其他管芯，从而舍弃标准接口和联合施加的输入/输出协议。例如，原生互连(native interconnects)在2019年12月31日发布的题为“Direct
‑
Bonded Native Interconnects and Active Base Die”的美国专利10,522,352中进行描述，该专利通过引用被整体并入本文，该原生互连可以根据一些配置被利用。
[0018]在加工期间，具有嵌入式金属键合焊盘(通常为铜或镍)的介电表面(诸如二氧化硅和碳氮化硅(silicon carbide nitride))可以被抛光，以实现最小的表面粗糙度。同时，金属键合焊盘可以略微中凹或凹陷。可以使用标准化学机械抛光(CMP)工具实现抛光和中凹。在一些示例中，然后可以通过常规等离子体蚀刻工具施加基于氮的化学物质。准备好的芯片然后可以被简单地对准并且被放置在一起，从而在准备好的表面之间自发形成强化学键。
[0019]在适度的批量退火后，传导性键合焊盘彼此扩展以利用晶粒生长形成具有跨键合界面的同质金属互连。同时，氧化物之间的化学键合显著加强，在不使用底部填充(under
‑
fill)的情况下确保高可靠性。该过程利用了工业标准的晶片键合设备。混合键合也可以通
过允许互连在键合表面处发生来减低针对穿过硅通孔(TSV)的需要，从而提高电学性能。在一些示例中，可以不利用底部填充同时仍提供极好的热学性能、可靠性和气密性。关于上述各种技术和过程的附加细节将在下面参考图1至图8进行呈现。
[0020]在下面的详细描述中，参考构成其部分的附图，并且附图以说明的方式示出示例。本文的附图不是按比例绘制的。相同的附图标记在若干附图(在本文中称为“图”)中表示相同的元件。
[0021]图1是描述了说明性嵌入式管芯1A、1B、1C、1D、1E、1F、1G和1H作为有源或无源桥的示意图100。如图所示，载体包括用作有源本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种器件，包括：互连装置；第一芯片，包括与所述第一芯片的边缘相邻的第一互连区；以及第二芯片，包括与所述第二芯片的边缘相邻的第二互连区，其中所述第一互连区直接键合到所述互连装置的第一部分，并且被设置为与被直接键合到所述互连装置的第二部分的所述第二互连区相邻，使得电连接被创建在所述第一互连区和所述第二互连区之间。2.根据权利要求1所述的器件，其中所述第一互连区具有小于20微米的间距。3.根据权利要求1所述的器件，其中所述第一芯片包括第三互连区；以及所述第一互连区位于所述第一芯片的第一边缘，并且所述第三互连区位于所述第一芯片的第二边缘。4.根据权利要求3所述的器件，还包括第三芯片，所述第三芯片包括与所述第三芯片的边缘相邻的第四互连区，其中所述第三互连区直接键合到所述互连装置的第三部分，并且被设置为与直接键合到所述互连装置的第四部分的所述第四互连区相邻，使得电连接被创建在所述第三互连区和所述第四互连区之间。5.根据权利要求1所述的器件，其中所述第一互连区和所述第二互连区具有第一尺寸和第一间距的焊盘，所述器件还包括在所述第一芯片和所述第二芯片上具有第二尺寸和第二间距的焊盘的区域，所述第二尺寸的焊盘大于所述第一尺寸的焊盘，并且所述第二间距大于所述第一间距。6.根据权利要求5所述的器件，其中所述互连装置被合并在结构中，所述结构包括在未被所述互连装置占用的区域中的贯通互连，所述第二尺寸的焊盘与所述贯通互连耦合。7.根据权利要求6所述的器件，其中所述结构包括至少一个半导体或电介质区，所述贯通互连包括延伸通过所述半导体或电介质区的过孔。8.一种器件，包括：互连装置，包括与第二键合区相邻的第一键合区；第一芯片，包括具有小于9微米的间距的第一互连区，所述第一互连区键合到所述第一键合区；以及第二芯片，包括具有小于9微米的间距的第二互连区，所述第二互连区键合到所述第二键合区，其中电连接被创建在所述第一互连区和所述第二互连区之间。9.根据权利要求8所述的器件，其中所述第一互连区位于所述第一芯片的第一角落，并且所述第二互连区位于所述第二芯片的第二角落。10.根据权利要求8所述的器件，其中所述第一芯片包括与所述第一芯片的边缘相邻的第三互连区，并且所述第二芯片包括与所述第二芯片的第二边缘相邻...
【专利技术属性】
技术研发人员：J，
申请(专利权)人：伊文萨思公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。