层上共生网络制造技术

技术涉及片上系统(SoC)。SoC可以包括多个网络层，这些网络层可以帮助来自不同器件层的组件之间的横向或纵向电通信。在一个实施例中，片上系统(SoC)包括多个网络层，每个网络层包括一个或多个路由器，以及多于一个的器件层，多个网络层中的每个网络层分别接合到器件层中的一个器件层。在另一个实施例中，一种用于形成片上系统(SoC)的方法包括在互连中形成多个网络层，其中每个网络层接合到多个器件层中的相应器件层的有源表面。中的相应器件层的有源表面。中的相应器件层的有源表面。

【技术实现步骤摘要】
【国外来华专利技术】层上共生网络
[0001]相关申请的交叉引用
[0002]本申请要求于2019年6月5日提交的美国临时专利申请号62/857,578的申请日的权益，其公开内容通过引用并入本文。

技术介绍

[0003]片上系统(SoC)是一种集成电路，其通常在单个外壳中的单个衬底上包括计算机或其他此类电气系统的组件。SoC内的组件可以包括处理器、存储器、控制器、电源管理、网络控制器和其他此类计算机组件的任何组合。通过将这些组件集成到SoC的单个外壳中的单个衬底上，相对于组件被分立实现的情况，由组件所占用的空间量可以减少。
[0004]通过使用通信子系统来控制SoC的组件之间的通信，以及SoC的组件和封装外组件(诸如不位于SoC外壳中的存储器)之间的通信。通信子系统可以经由一个或多个计算机总线和/或交叉开关来在SoC的组件之间路由数据。随着SoC内的组件数目的增加，总线和交叉开关的数目也增加。在一些情形中，总线和交叉开关的长度也可能增加。总线和交叉开关数目以及总线和交叉开关的长度的增加可能导致SoC的功耗增加以及通信延迟。
[0005]在具有三维(3D)封装结构的SoC中，诸如具有多层的SoC，在每一层中的衬底上具有计算机或其他此类电气系统的组件，组件的3D足迹可以进一步限制在层之间以及在层上可能的通信路径。就此而言，在层之间的通信子系统可用的可能路径的数目，可能局限于组件在相邻堆叠层上不重叠的位置。因此，位于不同层上的组件之间的通信路径的长度可能会增加，这可能导致SoC的功耗增加以及通信延迟。此外，位于一层上的较大组件可能会阻挡另一层的衬底的一部分，从而需要第二层的通信子系统绕过该组件进行路由。
[0006]一些SoC已经实现了片上网络(NoC)通信子系统。在NoC通信子系统中，每个网络接口都与SoC的一个组件相关联，网络接口将要被传递给其他组件的数据进行打包。网络接口与互连的路由器集合进行通信，路由器将打包数据引导到其预期的目的地组件。目的地组件处的网络接口可以将数据解包并将解包的数据传递到目的地组件。
[0007]NoC通信子系统可以通过将打包的数据通过更直接的通信路径引导到其目的地组件，来减少通常在总线和交叉开关通信子系统中遇到的通信延迟。然而，NoC通信子系统仍可能遭受由低效通信路径所引起的延迟，这是由于SoC中的衬底上的组件的密度导致衬底上的空间有限所产生的。就此而言，NoC通信子系统可能需要绕过组件进行路由，从而增加了通信路径的长度。
[0008]处理器通常使用NoC通信子系统来从位于处理器管芯之外的缓存存储器(诸如L2或L3缓存存储器)中取回数据。鉴于处理器芯片周围的空间有限，L2缓存存储器的大小可能会受到限制。如此，处理器可能需要依赖距处理器管芯较远的、通常更慢的L3缓存存储器或封装外缓存存储器(诸如通常位于SoC外部的L4缓存存储器)。NoC通信子系统的使用可以为L3和L4缓存提供比先前用总线和交叉开关通信子系统更有效的读写操作。然而，由于数据在处理器与L3和L4缓存之间行进需要距离，因此处理器可能需要延迟处理，因为它等待来自L3和L4缓存的数据。

技术实现思路

[0009]本公开的各方面提供了一种片上系统(SoC)。SoC可以包括多个网络层和器件层。多个网络层可以包括第一网络层和第二网络层。每个网络层可以包括一个或多个路由器。第一器件层可以包括一个或多个组件。第一器件层可以具有有源表面和相对的第二表面。有源表面可以接合到第二网络层并且相对的第二表面可以接合到第一网络层。
[0010]在一些示例中，第一网络层和第二网络层被配置为将数据路由到第一器件层上的一个或多个组件，并且从第一器件层上的一个或多个组件路由数据。在一些情形中，一个或多个组件中的至少一个组件包括网络接口，其中网络接口经由导电结构将至少一个组件连接到第一网络层和第二网络层。在一些情形中，导电结构包括迹线、过孔、接触件或端子中的一个或多个。在一些情形中，网络接口被配置为对数据进行打包和解包。
[0011]在一些示例中，第一器件层包括专用集成电路(ASIC)层或存储器层中的至少一个。
[0012]在一些示例中，多个网络层各自包括具有一个或多个接触件的有源表面；以及与具有一个或多个接触件的有源表面相对的第二表面。在一些情形中，第二网络层的第二表面接合到第一器件层的有源表面并且第一网络层的有源表面接合到第一器件层的第二表面。
[0013]在一些示例中，SoC包括存储器层，该存储器层包括具有一个或多个接触件的有源表面，存储器层的有源表面接合到第二网络层的有源表面。在一些情形中，存储器层包括一个或多个存储器段，一个或多个存储器段中的每个存储器段，经由一个或多个导电结构而被连接到第二网络层中的一个或多个路由器中的至少一个。在一些情形中，第二网络层被配置为在第一器件层中的一个或多个组件与一个或多个存储器段之间路由数据。在一些示例中，第一器件层与第一网络层和第二网络层之间的接合以及存储器层与第二网络层之间的接合经由ZiBond直接接合和/或直接接合互连(DBI)混合接合来形成。
[0014]在一些情形中，SoC包括包含一个或多个组件的第二器件层，第二器件层具有有源表面和相对的第二表面，相对的第二表面接合到第二网络层的有源表面。
[0015]在一些情形中，SoC包括包含一个或多个组件的第三器件层，第三器件层具有有源表面和相对的第二表面，有源表面接合到第一网络层的第二表面。在一些示例中，第一网络层和第二网络层被配置为在第三器件层上的一个或多个组件与第二器件层中的一个或多个组件之间路由数据。
[0016]在一些情形中，第一器件层与第一网络层和第二网络层之间的接合、第二器件层与第二网络层之间的接合，以及第三器件层与第一网络层之间的接合，经由ZiBond直接接合和/或直接接合互连(DBI)混合接合来形成。
[0017]在一些示例中，一个或多个组件包括处理器、图形处理单元(GPU)、逻辑板、数字声音处理器(DSP)或网络适配器中的一个或多个。在一些情形中，第一网络层和第二网络层被配置为忽略有故障的存储器段或有故障的处理器。
[0018]在一些示例中，第一网络层和第二网络层的一个或多个路由器经由每个相应的网络层中的一个或多个路由迹线连接。
[0019]在一些情形中，第一网络层和第二网络层连接到位于SoC外部的存储器。
附图说明
[0020]图1是根据本公开的各方面的包括三层的SoC的侧截面图。
[0021]图2是根据本公开的各方面的专用集成电路(ASIC)层的俯视图。
[0022]图3是根据本公开的各方面的ASIC层的侧截面图。
[0023]图4是根据本公开的各方面的网络层的俯视图。
[0024]图5是根据本公开的各方面的多个器件层的互连的横截面侧视图。
[0025]图6是根据本公开的各方面的存储器层的俯视图。
[0026]图7是根据本公开的各方面的通过多个器件层和多个网络层的数据通信路径的横截面侧视图。
[0027]图8本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种片上系统(SoC)，包括：多个网络层，所述多个网络层包括第一网络层和第二网络层，每个网络层包括一个或多个路由器；以及第一器件层，包括一个或多个组件，所述第一器件层具有有源表面和相对的第二表面，所述有源表面被接合到所述第二网络层，并且所述相对的第二表面被接合到所述第一网络层。2.根据权利要求1所述的系统，其中所述第一网络层和所述第二网络层被配置为将数据路由到所述第一器件层上的所述一个或多个组件、或从所述第一器件层上的所述一个或多个组件路由数据。3.根据权利要求1所述的系统，其中所述第一网络层被配置为控制所述第二网络层的操作。4.根据权利要求1所述的系统，其中所述第一网络层和所述第二网络层被配置为独立操作。5.根据权利要求2所述的系统，其中所述一个或多个组件中的至少一个组件包括网络接口，其中所述网络接口经由导电结构将所述至少一个组件连接到所述第一网络层和所述第二网络层。6.根据权利要求5所述的系统，其中所述导电结构包括以下项中的一项或多项：迹线、过孔、接触件或端子。7.根据权利要求5所述的系统，其中所述网络接口被配置为对数据进行打包和解包。8.根据权利要求1所述的系统，其中所述第一器件层包括专用集成电路(ASIC)层或存储器层中的至少一者。9.根据权利要求1所述的系统，其中所述多个网络层各自包括：具有一个或多个接触件的有源表面；和第二表面，与具有一个或多个接触件的所述有源表面相对。10.权利要求9的系统，其中所述第二网络层的所述第二表面被接合到所述第一器件层的所述有源表面，并且所述第一网络层的所述有源表面被接合到所述第一器件层的所述第二表面。11.根据权利要求10所述的系统，还包括存储器层，所述存储器层包括具有一个或多个接触件的有源表面，存储器层的所述有源表面被接合到所述第二网络层的所述有源表面。12.根据权利要求11所述的系统，其中所述存储器层包括一个或多个存储器段，所述一个或多个存储器段中的每个存储器段经由一个或多个导电结构而被连接到所述第二网络层中的所...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：伊文萨思公司，
类型：发明
国别省市：