一种NAND型闪存存储器的块擦除方法技术

本发明专利技术公开了一种NAND型闪存存储器的块擦除方法，包括：擦除操作、擦除校验操作、软编程操作和软编程校验操作。本发明专利技术的软编程操作是对NAND型闪存存储器的块的所有存储单元一起编程，能够极大地节省存储单元的编程时间；本发明专利技术的软编程校验操作也是对NAND型闪存存储器的块的所有存储单元一起校验，其操作方式与擦除校验操作相同，只是位线放电的时间不同或校验的判定电压不同。本发明专利技术能够明显地收紧NAND型闪存存储器的块的存储单元的阈值电压分布，为页编程操作提供良好的初始阈值电压分布，从而节省编程时间，并增加页编程操作的沟道自举效率，减小编程干扰。

【技术实现步骤摘要】

本专利技术涉及NAND型闪存存储器领域，尤其一种NAND型闪存存储器的块擦除方法。
技术介绍
闪存存储器是一种非易失存储器，具有掉电后信息保持不变的特点。闪存存储器按照存储单元在阵列中的结构分为NOR型闪存存储器和NAND型闪存存储器。NOR型闪存存储器是以并联的方式构成阵列，具有随机访问速度快的优势，主要用于存储代码；而NAND型闪存存储器是以串联的方式构成阵列，具有单位比特面积小的优势，用于存储大量的数据。NAND型闪存存储器的块结构的电路图如图1所示，包括η条字线(WL1、WL2、…、WLn)、m条位线(BL1、BL2、…、BLm)、一条源端选通线(SSL)、一条漏端选通线(DSL)和一条源线(SL),虚线框11标识出来的存储单元部分称为一条存储单元串。NAND型闪存存储器的基本操作包括编程操作、擦除操作、读取操作。NAND型闪存存储器的擦除操作是基于块做的，图2是现有技术典型的NAND型闪存存储器的块擦除方法的流程图，如图2所示，现有技术典型的NAND型闪存存储器的块擦除方法包括:步骤一(101):擦除操作:对NAND型闪存存储器的块中的所有存储单元做擦除操作，具体方法是:对图1所示的η条字线施加OV电压或者负电压、对衬底施加约20V的高电压，此高电压会通过PN结正向导通传输至所有的位线和源线上，让源端选通线和漏端选通线处于悬浮状态。步骤二(102)，擦除校验操作，检验所有存储单元的位线经过预充电再放电之后的电压是否低于判定值，具体的方法:首先对图1所示的m条位线进行预充电；接着对位线进行放电，对位线的放电能力取决于阈值电压最高的那个存储单元，然后将放电后的位线电压与判定电压进行，当所有位线电压都小于判定电压时，表示擦除校验操作成功，操作结束，反之，就返回到步骤二继续做擦除操作，直到擦除校验操作成功。由于擦除操作前的每个存储单元的初始阈值电压不同，且每个存储单元的浮栅中的电子隧穿到沟道的速度不一样，而擦除操作是对整个块中的存储单元一起操作的，所以隧穿速度慢的存储单元决定了整个擦除操作的时间，这就导致部分擦除速度快的存储单元会被擦除得过深，致使擦除校验成功之后，块中的存储单元的阈值电压分布很广，这会导致页编程操作的沟道自举效率降低，编程时间增加，编程干扰增加。
技术实现思路
本专利技术的目的是提供一种NAND型闪存存储器的块擦除方法，能够减小NAND型闪存存储器在擦除操作后的阈值电压分布，降低存储单元的编程干扰，提高NAND型闪存存储器编程操作的性能。本专利技术提供的技术方案如下:一种NAND型闪存存储器的块擦除方法，包括以下步骤:步骤一:擦除操作:对NAND型闪存存储器的块中的所有字线施加OV电压或负电压，对衬底施加第一正电压；步骤二:擦除校验操作:对NAND型闪存存储器的块中的所有字线施加第一电压，将所有位线预充到第一预充电电压；接着对所有位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若所有位线的电压均低于所述第一判定电压，则进入下一步骤；反之，则返回步骤一重新进行擦除操作；步骤三:软编程操作:对NAND型闪存存储器的块中的所有字线施加第二正电压，对所有位线施加OV电压；步骤四:软编程校验操作:对NAND型闪存存储器的块中的所有字线施加第二电压，将所有位线预充到第二预充电电压；接着对所有位线进行第二时间的放电，然后将放电后的位线电压与第二判定电压进行比较，若至少存在一条位线的电压高于所述第二判定电压，则操作结束，反之，则返回步骤三重新进行软编程操作。本专利技术的一种NAND型闪存存储器的块擦除方法，在做软编程操作时，初始阈值电压越低的存储单元，其阈值电压的上升幅度比初始阈值电压较高的存储单元高一些，可以使得在擦除操作中被擦除地过深的存储单元经过软编程操作后获得较大的阈值电压涨幅，而被擦除的较浅的存储单元获得较小的阈值涨幅，从而收紧NAND型闪存存储器的块的存储单兀的阈值电压分布。进一步优选地，本专利技术所述第一正电压为20V。进一步优选地，本专利技术所述第一电压的范围是-1V到0V。进一步优选地，本专利技术所述第一预充电电压的范围是Iv到1.2v。进一步优选地，本专利技术所述第一时间的范围是Ius到10us。进一步优选地，本专利技术所述第一判定电压为0.8V。进一步优选地，本专利技术所述第二正电压的范围是12V到16V。 进一步优选地，本专利技术所述第一预充电电压与所述第二预充电电压相等。进一步优选地，本专利技术所述第二电压与所述第一电压相等。进一步优选地，本专利技术所述第二判定电压大于所述第一判定电压。进一步优选地，本专利技术所述第二时间的值大于所述第一时间的值。本专利技术的技术效果是:本专利技术在擦除操作和擦除校验操作之后，引入一种简单的软编程操作和软编程校验操作。本专利技术的软编程操作是对NAND型闪存存储器的块的所有存储单元一起编程，而不是像页编程操作那样逐页编程，能够极大地节省存储单元的编程时间。本专利技术的软编程校验操作也是对NAND型闪存存储器的块的所有存储单元一起做，其操作方式与擦除校验操作的方式相同，只是位线放电的时间不同或者擦除校验判定的判定电压不同。本专利技术引入软编程操作和软编程校验操作，首先无需增加新的硬件电路，不会增加NAND型闪存存储器的芯片面积；其次能明显地收紧NAND型闪存存储器的块的存储单元的阈值电压分布，为页编程指令操作提供良好的初始阈值电压分布，从而节省编程时间，并增加页编程操作的沟道自举效率，减小编程干扰。【附图说明】下面结合附图和【具体实施方式】对本专利技术作进一步详细说明:图1是现有技术典型的NAND型闪存存储器的块结构的电路图；图2是现有技术典型的NAND型闪存存储器的块擦除方法的流程图；图3是本专利技术提供的NAND型闪存存储器的块擦除方法的流程图；图4是典型的NAND型闪存存储器的块擦除方法得到的阈值电压分布和本专利技术提供的NAND型闪存存储器的块擦除方法得到的阈值电压分布的对比图。【具体实施方式】为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图3是本专利技术提供的一种NAND型闪存存储器的块擦除方法的流程图。接下来以图1所示的NAN当前第1页1 2 本文档来自技高网...

【技术保护点】
一种NAND型闪存存储器的块擦除方法，包括以下步骤：步骤一：擦除操作：对NAND型闪存存储器的块中的所有字线施加0V电压或负电压，对衬底施加第一正电压；步骤二：擦除校验操作：对NAND型闪存存储器的块中的所有字线施加第一电压，将所有位线预充到第一预充电电压；接着对所有位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若所有位线的电压均低于所述第一判定电压，则进入下一步骤；反之，则返回步骤一重新进行擦除操作；步骤三：软编程操作：对NAND型闪存存储器的块中的所有字线施加第二正电压，对所有位线施加0V电压；步骤四：软编程校验操作：对NAND型闪存存储器的块中的所有字线施加第二电压，将所有位线预充到第二预充电电压；接着对所有位线进行第二时间的放电，然后将放电后的位线电压与第二判定电压进行比较，若至少存在一条位线的电压高于所述第二判定电压，则操作结束，反之，则返回步骤三重新进行软编程操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：刁静，
申请(专利权)人：合肥恒烁半导体有限公司，
类型：发明
国别省市：上海;31