具有可变码率的存储设备制造技术

用于在存储器(诸如闪速存储器)中管理数据的方法和装置。根据一些实施例，装置具有固态非易失性存储器和处理电路，所述处理电路经配置以将数据写入存储器的选定位置。数据以多位码字的形式配置，每个码字包括用户数据有效载荷和相关的奇偶性数据，所述奇偶性数据用于校正用户数据有效载荷中的一个或多个位错误。响应于对所选位置的访问操作的累积数量或和所选位置相关的错误率中的至少所选一个，所述处理电路调整码字的尺寸、用户数据有效载荷的尺寸或奇偶性数据的尺寸的至少所选一个。

【技术实现步骤摘要】
【专利摘要】用于在存储器(诸如闪速存储器)中管理数据的方法和装置。根据一些实施例，装置具有固态非易失性存储器和处理电路，所述处理电路经配置以将数据写入存储器的选定位置。数据以多位码字的形式配置，每个码字包括用户数据有效载荷和相关的奇偶性数据，所述奇偶性数据用于校正用户数据有效载荷中的一个或多个位错误。响应于对所选位置的访问操作的累积数量或和所选位置相关的错误率中的至少所选一个，所述处理电路调整码字的尺寸、用户数据有效载荷的尺寸或奇偶性数据的尺寸的至少所选一个。【专利说明】具有可变码率的存储设备 专利技术概述 本公开的各种实施例一般针对存储器（诸如但不限于闪存）中的数据管理。 根据一些实施例，装置具有固态非易失性存储器和处理电路，所述处理电路经配 置以将数据写入存储器的选定位置。数据以多位码字的形式配置，每个码字包括用户数据 有效载荷和相关的奇偶性数据，所述奇偶性数据用于校正用户数据有效载荷中的一个或多 个位错误。响应于对所选位置的访问操作的累积数量或和所选位置相关的错误率中的至少 选择一个，处理电路调整码字的尺寸、用户数据有效载荷的尺寸或奇偶性数据的尺寸中的 至少所选一个。 根据如下详细讨论和附图，可以理解表征各个实施例的这些和其他特点。 附图描述 图1提供根据各种实施例的经配置以与主机设备进行通信的数据存储设备的功 能框图表示。 图2是图1的闪存阵列的部分的示意描述。 图3示出闪存阵列的擦除块的示例性格式。 图4示出经配置成碎片收集单元（GCU)的多个擦除块。 图5表示在根据一些实施例格式化的码字中，将数据存储到图3-4的擦除块。 图6示出在图5中具有奇偶性数据和用户数据有效载荷的不同的各自量的码字的 不同编码索引。 图7是根据一些实施例可操作的码字控制电路以将数据配置为图5-6提出的码字 的功能框图表示。 图8图形化地示出在图1的设备的工作寿命期间的误码率（BER)和码索引。 图9图形化地示出在设备的工作寿命期间写入放大（WA)数据。 图10显示多级单元（MLC)的不同种群。 图11表示了写入到图2的阵列中的闪存单元的同一行的数据的两个不同页面。 图12示出用于另一个实施例的不同编码索引，其中奇偶性数据尺寸增加，并且用 户数据有效载荷尺寸保持恒定。 图13示出用于另一个实施例的不同编码索引，其中用户数据有效载荷减少，并且 奇偶性数据尺寸保持恒定。 图14示出用于另一个实施例的不同编码索引，其中用户数据有效载荷和奇偶性 数据尺寸经过调整。 图15是示出根据各种实施例的由图1的设备执行的步骤的VARIABLE CODE RATE (可变码率）例程的流程图。 详细描述 本专利技术一般涉及管理在存储模块中存储的数据，诸如但不限于数据存储设备的闪 速存储器。 各种各样的数据存储存储器在本领域中已知。一些存储器采用固态存储器单元的 形式，其与浮置栅极结构上的累积电荷量相关地存储数据，诸如闪存。在新数据可以被写入 到给定的闪存存储器位置之前通常需要擦除操作。 闪存存储器单元可以被配置为单层单元（SLC)，以便每个单元存储单个位（例如， 逻辑0或1)，或作为多层单元（MLC)，以便每个单元存储多个位（2位或更多）。MLC在单元 的相同分组（例如，行）中存储不同的数据块。沿行的单元的编程状态的最低有效位（LSB) 可以表示数据的第一个块（页面），以及沿行的单元的编程状态的最高有效位（MSB)可代表 第二页数据。 数据可以用户数据有效载荷和相关联的奇偶性数据的形式存储在闪存存储器中。 奇偶性数据（有时一般被称为纠错码（ECC))使得能在读取操作期间在有效载荷中检测和 校正直到所选数量的位错误。奇偶性数据可以采取各种形式，诸如BCH (博斯-乔赫里-霍 克文黑姆（bose、Chaudhuri 和 hocquenghem))码、里德-所罗门（Reed Solomon)ECC 码、 LDPC(低密度奇偶校验）码、海明码、校验和等。 当存储器随着时间经历越来越多的编程/擦除（PE)周期时，闪存存储器倾向于具 有相对有限的使用寿命，并且可以表现出增加的误码率（BER)。在一些情况下，确定预计出 现在存储器的运行寿命结束时的最坏情况的BER率。采用的奇偶方案能检测并校正最坏情 况的BER水平，并且该奇偶校验方案用于存储器的整个操作寿命。 虽然可操作，但该方案从资源的角度来看浪费的，因为存储器的操作寿命的早期 和中期部分将倾向于具有比奇偶性方案的能力大大降低的BER水平。此外，存储器的总体 数据容量减少，因为奇偶性数据存储空间大于绝对必要的存储空间，这减少了存储用户有 效载荷数据的可用空间。 因此，本专利技术的各种实施例一般针对用于管理存储器（诸如但不一定限于闪速存 储器）中的数据的装置和方法。 如下面说明地，形成具有用户数据有效载荷和相关联的奇偶性数据的码字。对于 每个码字，基于其中存储码字的存储器位置的当时存在的BER特性提供奇偶性数据的适当 强度。奇偶性数据（ECC)的强度越低，一般码字内的ECC的覆盖区越小，而ECC的强度越高， 一般码字内的ECC的覆盖区越大。 在一些实施例中，码字的整体尺寸保持在恒定值，从而对于较低强度的ECC方案， 更多的用户数据有效载荷存储在每个码字中，而对于较高强度的ECC方案，较少的用户数 据有效载荷存储在每个码字中。这种方法可以将整数数量η的码字存储到存储单元的每一 行，诸如每个页面十六个码字（η = 16)。 在其他实施例中，在每个码字中的用户数据有效载荷的总尺寸被保持在恒定值， 以便随着实施较高强度的ECC方案，码字变得较大。在后一种情况下，取决于行和码字的相 对尺寸，码字可以跨越存储器单元的多个行。 元数据被产生并用于跟踪相应码字的位置和状态。误码率（BER)、编程/擦除（PE) 计数和其他性能参数被累积并用于为不同位置选择合适的码字。可以设想，尽管不是必需 的，损耗均衡会被执行，以便闪存存储器中的所有存储器块具有基本类似数量的PE计数 (更一般地，存取操作）。在这样的情况下，ECC强度中的逐级变化（新编码索引）可以在 全局实施。然而，在其他情况下，不同的存储单元可在不同的时间使用不同的编码索引。 开始浏览图1可理解各种实施例的这些和其他特征，其提供了具有控制器102和 固态存储器模块104的数据存储设备100的简化框图。控制器102可以是基于硬件的或可 编程的处理器。存储器模块104可以采取各种形式。为了提供具体的例子，设备100将考 虑为包括固态驱动器（SSD)，以及存储器模块104将包括闪速存储器。其他构造可以被使 用。 模块104的闪速存储器包含各个闪速存储单元106,如图2所示。图2中的闪速 存储器单元被配置为NAND配置，以便单元的列108经由位线（BL) 110连接，以及单元的行 112通过字线（WL) 114连接。 每个闪存存储单元106采用N沟道金属氧化物半导体场效应晶体管（MOSFET)的 一般形式，具有漏极、源极和控制栅极端子。每个单元包括隔离的浮栅结构，其经由BL和WL 控制线110、114在编程（写入）操作期间将通过适当电压的所选择应用的电荷累积到各个 漏极、源极和控制栅极端子。擦除（擦）操作从单元分组的浮动栅结构去除电荷并使单元 返回到初始擦除状态。 在最本文档来自技高网...

【技术保护点】
一种装置，包括：固态非易失性存储器；以及处理电路，经配置将数据以多位码字的形式写入所述存储器的选定位置，每个码字包括用户数据有效载荷和相关的奇偶性数据，所述奇偶性数据用于校正所述用户数据有效载荷中的一个或多个位错误，其中响应于对所选位置的访问操作的累积数量或与所选位置相关联的错误率中的至少所选一个，所述处理电路调整码字的尺寸、用户数据有效载荷的尺寸或奇偶性数据的尺寸中的至少所选一个。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·帕塔波蒂安，R·J·高斯，M·A·盖尔特纳，B·D·布赫，A·斯德哈兰，
申请(专利权)人：希捷科技有限公司，
类型：发明
国别省市：美国;US