一种半导体器件间隙壁的制造方法技术

本发明专利技术提供一种半导体器件间隙壁的制造方法，所述方法至少包括：在衬底上形成栅极结构；在所述栅极结构表面依次形成第一氧化层和第二氧化层；对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。本发明专利技术形成间隙壁的方法使得栅极结构顶表面和边缘残留的第一氧化层的厚度较为均匀，有效地保障了半导体器件的电学性能和运行速度，提高了半导体器件的成品率。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及。
技术介绍
目前，随着半导体集成电路的持续发展，在进入超大规模集成电路的制程后，为了使集成电路的设计可符合高集成度的要求，芯片中所含有的元件数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，目前已经制造出具有32nm甚至更小线宽的半导体器件。然而无论元件尺寸如何缩小，在半导体器件的各个元件之间仍必须设置绝缘物或隔离物，并且在确保良好隔离效果的情况下尽量缩小隔离物的区域，以容纳更多的元件。典型的隔离物为间隙壁(Spacer)，其是一种由绝缘材料形成在栅极(字符线)周围的基底上，用来避免栅极与源极/漏极导通而造成漏电流的绝缘元件。现有技术的制作多晶硅间隙壁的方法如图1A所示，其是在衬底I上形成多晶硅栅极2，在该栅极表面形成一层氧化层3，该氧化层3通常为氧化硅，因为氧化硅性质非常稳定且不易于和其他气体或物质反应，绝缘性能高，保型性好。此后，如图1B所示，通过干法刻蚀制程对氧化层3进行刻蚀，利用多晶硅栅极2和衬底I的高度差，去除衬底I表面大部分的氧化层3，仅保留多晶硅栅极2侧壁的氧化层，以形成栅极间隙壁。所述栅极间隙壁在后续作为源漏自对准注入的掩膜。但是上述干法刻蚀制程会造成栅极顶表面和边缘的厚度不均匀，影响了半导体器件的电学性能和运行速度，从而造成成品率下降，因此，目前急需一种解决栅极顶表面和边缘厚度不均匀的有效方法。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供，用于解决现有技术中栅极顶表面和边缘的厚度不均匀的问题。为实现上述目的及其他相关目的，本专利技术提供，所述半导体器件间隙壁的制造方法至少包括:在衬底上形成栅极结构；在所述栅极结构表面依次形成第一氧化层和第二氧化层；对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。优选地，所述第一氧化层的厚度小于所述第二氧化层的厚度。优选地，在所述湿法刻蚀过程中，所述第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率。优选地，使用700°C?800°C温度的氧化物形成所述第一氧化层。优选地，使用四甲基硅烷形成所述第二氧化层。优选地，所述第一氧化层和所述第二氧化层为氧化硅，且所述第一氧化层的密度高于所述第二氧化层的密度。优选地，所述第一氧化层和所述第二氧化层为氮化硅，且所述第一氧化层的密度高于所述第二氧化层的密度。优选地，所述栅极结构包括栅氧化层和栅极。优选地，所述栅极的材料选自多晶硅、非晶多晶硅、掺杂多晶硅及多晶锗化硅中的其中至少一种。优选地，所述栅氧化层的材料选自氧化硅、氮化硅或氮氧化硅中的其中至少一种。优选地，使用含氟气体进行干法刻蚀。优选地，使用氢氟酸溶液进行湿法刻蚀。如上所述，本专利技术的半导体器件间隙壁的制造方法，具有以下有益效果:现有技术采用一层氧化层，通过干法刻蚀去除所述氧化层，而本专利技术通过在栅极结构上沉积两层材料相同、密度不同的氧化层(第一氧化层和第二氧化层)，先利用第一氧化层和第二氧化层密度不同的特点通过干法刻蚀去除大部分第二氧化层，使得刻蚀止于第一氧化层，再利用在湿法刻蚀制程中第二氧化层的刻蚀速率高于所述第一氧化层的刻蚀速率的特点将大部分的第一氧化层和第二氧化层去除，仅保留栅极结构两侧的第一氧化层和第二氧化层和栅极结构顶表面和边缘的第一氧化层。由于第一氧化层在干法刻蚀阶段未被刻蚀，仅在湿法刻蚀阶段被刻蚀，使得栅极结构顶表面和边缘残留的第一氧化层的厚度较为均匀，有效地保障了半导体器件的电学性能和运行速度，提高了半导体器件的成品率。【附图说明】图1A-1B显示为现有技术中的半导体器件间隙壁的制造方法的示意图。图2显示为本专利技术的半导体器件间隙壁的制造方法的流程图。图3A-3D显示为本专利技术的半导体器件间隙壁的制造方法各步骤的示意图。元件标号说明I衬底2栅极3氧化层200 衬底210 栅极结构211 栅氧化层212 栅极220 第一氧化层230 第二氧化层SI ?S4 步骤【具体实施方式】以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。虽然下文以MOS晶体管为例来说明本专利技术所述的方法，然而，本领域技术人员应当理解，该方法及使用该方法形成的间隙壁可应用于任何MOS晶体管及M0SEFT。请参阅图2以及图3A-3D所示的本专利技术半导体器件间隙壁的制造方法的示意图。所述半导体器件间隙壁的制造方法至少包括:步骤S1:在衬底200上形成栅极结构210。请参照图3A，先提供衬底200，衬底200上已形成栅极结构210，所述栅极结构210包括栅氧化层211和栅极212。衬底200包括但不限于下述材料中的至少一种:例如娃、绝缘体上娃(Silicon On Insulator, SOI)、绝缘体上层叠娃(Stacked Silicon OnInsulator, SS0I)、绝缘体上层叠错化娃(Stacked SiGe On Insulator, S-SiGeOI)、绝缘体上错化娃(SiGe On Insulator, SiGeOI)以及绝缘体上错(Ge On Insulator, GeOI)。栅氧化层211可通过常用的工艺，例如热氧化法、氮化、溅射沉积或化学气相沉积法形成。所述栅氧化层211的材料选自氧化硅(S12 )、氮化硅(SixNy)、氮氧化硅(SixOyNz)或高介电常数的介电材料中的其中至少一种。栅极212可通过例如化学气相沉积、磁控溅射等常用的沉积、溅射工艺形成。所述栅极212的材料选自多晶硅、非晶多晶硅、掺杂多晶硅及多晶锗化硅中的其中至少一种。步骤S2:在所述栅极结构210表面依次形成第一氧化层220和第二氧化层230。请参照图3B，第一氧化层220和第二氧化层230的形成方法优选采用化学气相沉积工艺，例如等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。优选地，使用700°C?800°C温度的高温氧化物形成所述第一氧化层220。所述高温氧化物为氧化硅或氮化硅。优选地，使用四甲基硅烷和/或双(叔丁基氨基)硅烷(BTBAS)及氧源形成所述第二氧化层230，其中，氧源以臭氧或氧气和臭氧的混合物为佳，也可以是其他形式的氧化硅。也可利用热炉管或快速加热退火形成第一氧化层220和第二氧化层230，退火温度以800°C到1100°C为佳。由于本专利技术在后续步骤中先采用干法刻蚀，后采用湿法刻蚀，为了提高整体刻蚀的效率，所述第一氧化层220的厚度小于所述第二氧化层230的厚度。第一氧化层220的厚度基于待形成的栅极间隙壁的有效长度而定，并且在满足当前第1页1 2 本文档来自技高网...

【技术保护点】
一种半导体器件间隙壁的制造方法，其特征在于，所述半导体器件间隙壁的制造方法至少包括：在衬底上形成栅极结构；在所述栅极结构表面依次形成第一氧化层和第二氧化层；对所述第二氧化层进行干法刻蚀，直至所述第二氧化层成为一薄膜；对所述残留的第二氧化层和所述第一氧化层进行湿法刻蚀，以保留所述栅极结构两侧壁的第二氧化层和第一氧化层，并曝露出所述第一氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈应杰，施平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31