半导体装置制造方法及图纸

本发明专利技术的半导体装置，具备：第1电位的第1电极和第2电极，在第1方向上延伸；第2电位的第3电极和第4电极，在第1方向上延伸，第3电极和第4电极以夹持第1电极的方式设置，第2电位与第1电位不同；以及第1电位的第5电极和第6电极，在第1方向上延伸，第5电极和第6电极以夹持第2电极的方式设置。半导体装置还具备：半导体层，设置在第3电极和第4电极的某一个与第5电极和第6电极的某一个之间；以及第1电位的第1布线，设置在第2电极、第5电极、第6电极、以及半导体层上。

【技术实现步骤摘要】
【专利说明】半导体装置相关申请的引用本申请以日本专利申请2014-53743号(申请日:2014年3月17日)为基础申请，并享受其优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
本专利技术的实施方式涉及半导体装置。
技术介绍
功率用半导体装置要求保持高漏极电压、低导通电阻、低导通电阻电容积。导通电阻电容积是导通电阻与电容之积。为了应对这些要求，考虑在功率用半导体装置的一部分的栅电极上，替代栅极电位而供给源极电位的构成(下面将这种栅电极称为“源栅电极”)。在这种情况下，通道面积减少，导通电阻增加。但是，由于通道电阻率在整个电阻率中所占的比例较小(例如5%左右)，所以该情况下的导通电阻的增加量较小。另一方面，由于通道面积的减少给电容带来的影响较大，所以该情况下的导通电阻电容积的减少量较大(例如50%左右)。由此，如果将功率用半导体装置的一部分的栅电极设为源栅电极，能够在抑制导通电阻增加的同时降低导通电阻电容积。但是，在将功率用半导体装置的一部分的栅电极设为源栅电极的情况下，随着功率用半导体装置的微细化，存在如下问题:难以在通常的栅电极与源栅电极之间的半导体层上形成接触布线。
技术实现思路
本专利技术提供一种能够在半导体层上被供给不同电位的电极之间容易地形成布线的半导体装置。本专利技术的半导体装置具备:第I电位的第I电极和第2电极，在第I方向上延伸；第2电位的第3电极和第4电极，在所述第I方向上延伸，所述第3电极和第4电极以夹持所述第I电极的方式设置，所述第2电位与所述第I电位不同；以及所述第I电位的第5电极和第6电极，在所述第I方向上延伸，所述第5电极和第6电极以夹持所述第2电极的方式设置。所述半导体装置还具备:半导体层，设置在所述第3电极和第4电极的某一个与所述第5电极和第6电极的某一个之间；以及所述第I电位的第I布线，设置在所述第2电极、第5电极、第6电极以及所述半导体层上。【附图说明】图1是表示第I实施方式的半导体装置的结构的俯视图。图2是表示第I实施方式的半导体装置的结构的截面图。图3是表示第I实施方式的比较例的半导体装置的结构的俯视图。图4是表示第I实施方式的比较例的半导体装置的结构的截面图。图5是表示第2实施方式的半导体装置的结构的俯视图。图6是表示第2实施方式的半导体装置的结构的截面图。【具体实施方式】下面参照附图来说明本专利技术的实施方式。(第I实施方式)(I)第I实施方式的半导体装置的结构图1和图2分别是表示第I实施方式的半导体装置的结构的俯视图及截面图。本实施方式的半导体装置是具备沟道栅极型MOSFET的功率用半导体装置。图2表示沿着图1所示的直线L的截面。下面主要参照图1来说明本实施方式的半导体装置的结构，在该说明中根据需要而参照图2。本实施方式的半导体装置具备:基板I ;相当于第I电极和第2电极的例子的第I及第2源电极2a、2b ;相当于第3电极和第4电极的例子的第I及第2栅电极3a、3b ;相当于第5电极和第6电极的例子的第I及第2源栅电极4a、4b ;第I绝缘膜5 ;第2绝缘膜6 ；以及第3绝缘膜7。另外，图1中将第I绝缘膜5、第2绝缘膜6、第3绝缘膜7的图示省略。本实施方式的半导体装置还具备源极布线11、源极接触布线12、栅极布线13、栅极接触布线14、以及相当于第I布线的例子的第I接触布线21。基板I的例子是硅基板等半导体基板。图1及图2中示出与基板I平行且相互垂直的X方向及Y方向、以及与基板I垂直的Z方向。X方向是第I方向的例子，Y方向是与第I方向不同的第2方向的例子。在本说明书中，将+Z方向设为上方向，将一 Z方向设为下方向。例如，图2的基板I与第3绝缘膜7的位置关系表现为基板I位于第3绝缘膜7的下方。第I及第2源电极2a、2b形成在基板I上，在X方向上延伸，被供给作为第I电位的例子的源极电位。第I及第2源电极2a、2b的例子是多晶硅层。在本实施方式中，多个第I源电极2a和多个第2源电极2b沿着Y方向交替配置。符号Ep E2分别表示第I及第2源电极2a、2b的端部。第I及第2栅电极3a、3b在X方向上延伸，以夹持第I源电极2a的方式配置在基板I上，被供给作为第2电位的例子的栅极电位，该第2电位与第I电位不同。第I以及第2栅电极3a、3b的例子是多晶硅层。符号E3、E4分别表示第I以及第2栅电极3a、3b的端部。第I以及第2源栅电极4a、4b在X方向上延伸，以夹持第2源电极2b的方式配置在基板I上，被供给源极电位。第I及第2源栅电极4a、4b的例子是多晶硅层。符号E5、E6分别表示第I及第2源栅电极4a、4b的端部。第I绝缘膜5(图2)以在X方向上延伸的方式形成在基板I上。第I绝缘膜5分别与第I源电极2a和第I及第2栅电极3a、3b的侧部及底部接触、或者与第2源电极2b和第I及第2源栅电极4a、4b的侧部及底部接触。第I绝缘膜5的例子是硅氧化膜。第2绝缘膜6 (图2)以在X方向上延伸的方式形成在基板I上。第2绝缘膜6分别与第I源电极2a和第I及第2栅电极3a、3b的上部接触。第2绝缘膜6的例子是硅氧化膜。第3绝缘膜7 (图2)以将源极布线11、源极接触布线12、栅极布线13、栅极接触布线14、以及第I接触布线21覆盖的方式形成在基板I上。第3绝缘膜7的例子是硅氧化膜。如图2所示，基板I包括相当于第I半导体层的例子的第I源极层la、相当于第2半导体层的例子的第2源极层lb、以及相当于第3半导体层的例子的基层lc。第I源极层la、第2源极层Ib及基层Ic隔着第I绝缘膜5形成在第I栅电极3a或第2栅电极3b与第I栅电极4a或第2源栅电极4b之间。第I源极层Ia是η型层，与第I栅电极3a或第2栅电极3b相邻。第2源极层Ib是η型层，与第I源栅电极4a或第2源栅电极4b相邻。基层Ic是P型层，包括形成在第I源极层Ia及第2源极层Ib之间的部分。η导电型和P导电型分别是第I导电型和第2导电型的例子。源极布线11以在Y方向上延伸的方式形成在基板I上。源极布线11的例子是多晶硅层。源极接触布线12以在Y方向上延伸的方式形成在源极布线11上。源极接触布线12的例子是金属层。源极布线11形成在第I及第2源电极2a、2b上，向第I及第2源电极2a、2b供给源极电位。栅极布线13以在Y方向上延伸的方式形成在基板I上，位于源极布线11的+X方向。栅极布线13的例子是多晶硅层。栅极接触布线14以在Y方向上延伸的方式形成在栅极布线13上。栅极接触布线14的例子是金属层。栅极布线13形成在第I及第2栅电极3a、3b上，向第I及第2栅电极3a、3b供给栅极电位。另外，栅极布线13隔着绝缘膜形成在第I及第2源电极2a、2b上，与第I及第2源电极2a、2b电绝缘。栅极布线13具有梳齿形状。具体地讲，栅极布线13包括:具有在Y方向上延伸的带状的形状的第I区域13a ;和位于第I区域13a的+X方向的多个第2区域13b。第2区域13b之间的间距是与第I源电极2a之间的间距、第2源电极2b之间的间距相同的值。第I及第2源电极2a、2b的端部E1' E2位于源极布线11及栅极布线13的一X方向。另外，第I及第2栅电极3a、3b的端部E3、E4位于源极布线11的+X方向、且位于栅极布线13的第2区域13b本文档来自技高网...

【技术保护点】
一种半导体装置，具备：第1电位的第1电极和第2电极，在第1方向上延伸；第2电位的第3电极和第4电极，在所述第1方向上延伸，所述第3电极和所述第4电极以夹持所述第1电极的方式设置，所述第2电位与所述第1电位不同；所述第1电位的第5电极和第6电极，在所述第1方向上延伸，所述第5电极和所述第6电极以夹持所述第2电极的方式设置；半导体层，设置在所述第3电极和所述第4电极的某一个与所述第5电极和所述第6电极的某一个之间；以及所述第1电位的第1布线，设置在所述第2电极、所述第5电极、所述第6电极、以及所述半导体层上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西口俊史，奥村秀树，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP