一种高性能底栅型TFT器件结构及其制备方法技术

本发明专利技术涉及一种高性能底栅型TFT器件结构及其制备方法。所述高性能底栅型TFT器件结构包括基板，栅电极，栅电极绝缘层，具有图案化表面的半导体有源层，源电极，漏电极，所述图案化半导体有源层指采用压印、光刻、刻蚀、激光加工等方法，在半导体有源层的上表面全部或部分区域制作一些各向同性或各向异性形状的图案，使得半导体有源层上表面起伏图案。该结构TFT一方面增加源、漏极与半导体层的接触面积，另一方面减少载流子流动所需经过的低导电性区域厚度，既可以提高开启电流，又增大其开关比。

【技术实现步骤摘要】

本专利技术涉及新型显示器件领域，尤其涉及一种高性能底栅型TFT器件结构及其制备方法。
技术介绍
薄膜晶体管技术的不断革新和发展离不开平板显示技术的发展，也正由于人们的热衷研究，使得薄膜晶体管在发展的道路上逐渐走进千家万户的显示屏里。目前，薄膜晶体管的结构有很多种分类形式，例如可以分为共面型、反共面型和错列型和 反错列型等。但总的来说目前被广泛研究的TFT结构一般可以分为两类：底栅 (bottom—gated)型结构和顶栅型(top—gated)结构。不管是哪种结构的薄膜晶体管，都包含着基板、栅电极、栅电极绝缘层、有源层及其源漏电极等，在现在的研究中，底栅顶接触型薄膜晶体管的良好的结构性能与简易的制备方式使得其成为研究人员最为热衷的研究对象，而薄膜晶体管的的材料与制作方式的不同会引起它们存在参数上的差异。在众多对薄膜晶体管的研究中，关于结构的不同，特别是半导体有源层的不同而引起的器件性能的变化也逐渐成为研究人员的研究热点。一般情况下，随着半导体有源层厚度增加，开启状态导电沟道载流子浓度升高，开启电流呈上升趋势。然而，由器件阈值电压公式可知，在其他条件都相同时，通常半导体有源层越厚，则阈值电压的绝对值就越大，且由于关断电流随半导体有源层厚度增加呈上升趋势，因此开关比降低。另一方面，TFT的电子沟道形成于半导体层下方的界面，而源/漏极却是在半导体层上方的界面, 因此, TFT的电子沟道要连接到源/漏极, 必须再经过半导体层厚度，载流子的流动需要经过这个低导电性的区域，影响T FT的导电特性，且半导体有源层厚度越大，对其导电性影响越大。本专利技术通过在有源层设置微纳米图案，一方面增加源、漏极与半导体层的接触面积，另一方面减少载流子流动所需经过的低导电性区域厚度。同时，在TFT处于关断的状态，阻碍载流子运动，降低暗电流；在TFT处于导通的状态，又保证有足够高的载流子浓度，提高开启电流，从而增大其开关比，由此提出了一种高性能底栅型TFT器件结构及其制备方法。
技术实现思路
本专利技术的目的在于提供一种高性能底栅型TFT器件结构及其制备方法，该结构TFT一方面增加源、漏极与半导体层的接触面积，另一方面减少载流子流动所需经过的低导电性区域厚度，既可以提高开启电流，又增大其开关比。为实现上述目的，本专利技术的技术方案是：一种高性能底栅型TFT器件结构，包括：一作为整个器件衬底的基板；一栅电极，设置于所述的基板的上方；一栅电极绝缘层，设置于所述的栅电极上方；一具有图案化表面的半导体有源层，设置于所述栅电极绝缘层上方，所述图案化表面指采用包括压印、光刻、刻蚀、激光加工的方法，在半导体有源层上表面的全部或部分区域制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间；一源电极，设置于所述具有图案化表面的半导体有源层表面；一漏电极，设置于所述具有图案化表面的半导体有源层表面，所述源极与漏极之间的间距为1纳米到9毫米之间；一层有源层保护层，设置于所述具有图案化表面的半导体有源层的上方，以使得所述具有图案化表面的半导体有源层不与空气直接接触。在本专利技术一实施例中，还可直接采用基板本身作为栅电极。在本专利技术一实施例中，所述各向同性形状的图案包括圆柱点阵、方柱点阵、微孔阵列图案；所述各向异性形状的图案为条状图案，且条状图案的长轴方向与沟道方向的夹角范围为0~90度。在本专利技术一实施例中，所述半导体有源层上表面的图案密度能够根据需要进行调整。在本专利技术一实施例中，所述源电极、源电极与所述半导体有源层上表面形成起伏图案是互补的。在本专利技术一实施例中，所述半导体有源层材料为无机氧化物半导体、有机半导体、有源层、碳纳米管、二硫化钼、多晶硅、非晶硅中的一种或多种的混合物。本专利技术还提供了一种基于上述所述高性能底栅型TFT器件结构的制备方法，包括如下步骤，步骤S1：基板清洗：选取一块所需尺寸的玻璃基板进行划片，并进行基板清洗；步骤S2：栅电极制备：取步骤S1清洗后的基板，在其中一面采用包括磁控溅射、旋涂工艺、曝光-显影、刻蚀的方法形成栅电极；步骤S3：栅电极绝缘层的制备：采用等离子体增强化学气相沉积方法在栅电极上面沉积一层绝缘薄膜，形成栅电极绝缘层；步骤S4：具有图案化表面的半导体有源层的制作：在栅电极绝缘层上面镀一层半导体有源层，在半导体有源层的上表面全部或部分区域采用包括压印、光刻、刻蚀、激光加工的方法，制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间；步骤S5：源电极与漏电极的制作：采用光刻的方法在所述具有图案化表面的半导体有源层上形成源电极与漏电极的图案，采用磁控溅射方法形成源电极与漏电极；步骤S6：有源层保护层的制作：采用等离子体增强化学气相沉积方法在所述具有图案化表面的半导体有源层的上面沉积一层绝缘薄膜作为有源层保护层，以使得所述具有图案化表面的半导体有源层不与空气直接接触。在本专利技术一实施例中，所述步骤S4的具有图案化表面的半导体有源层的制作过程，具体如下：步骤S411：采用磁控溅射方法在栅极绝缘层上镀一层30纳米的IGZO薄膜作为半导体有源层；步骤S412：对IGZO薄膜进行光刻、刻蚀：在IGZO薄膜上均匀涂覆一层光刻胶，设定甩胶机先在300 模式下运行10秒，之后在2000运行30秒让光刻胶均匀旋涂在IGZO膜上；甩胶完成后在85度下进行固胶20min；曝光：在曝光机下曝光40秒；显影：将曝光后的IGZO放置在显影液中，将光刻胶去掉，之后贴高温保护膜再放在加热板；刻蚀：显影后将其放入刻蚀液中5min将IGZO薄膜刻蚀掉；褪光刻胶：将其放入浓NaOH溶液中进行褪光刻胶，结束之后用清水洗净；形成点状图案；以点状图案光刻胶为掩膜板，采用反应离子刻蚀方法刻蚀IGZO薄膜，没有被光刻胶保护的IGZO薄膜将被刻蚀一定深度，控制刻蚀时间和刻蚀功率，进而控制刻蚀的深度；将样品放置丙酮，洗掉残余的光刻胶，形成具有柱状图案的IGZO有源层。在本专利技术一实施例中，所述步骤S4的具有图案化表面的半导体有源层的制作过程，具体如下：步骤S421：PDMS模板的制备：采用电子束光刻制得含有有源层图案的Si基板，将该Si基板密封置于装有约10ml TMCS的容器里，放置约5分钟后取出，此时Si基板表面自组装一层TMCS，用于防粘；按单体和交联剂10:1的比列配置PDMS混合物，搅拌至均匀混合；将上述自组装一层TMCS的Si基板水平放置于一容器中，倒入PDMS混合物，静置约30分钟至起泡全部消除，将该容器放入80℃烘箱两小时以上，待PDMS完全固化后取出，将PDMS与Si基板分离，并切割成含有有源层负图形PDMS模板；步骤S422：半导体有源层墨水制备：将二水合醋酸锌和醋酸锡的2-乙二醇甲醚溶液混合，前驱体金属溶液浓度是本文档来自技高网...

【技术保护点】
一种高性能底栅型TFT器件结构，其特征在于：包括：一作为整个器件衬底的基板；一栅电极，设置于所述的基板的上方；一栅电极绝缘层，设置于所述的栅电极上方；一具有图案化表面的半导体有源层，设置于所述栅电极绝缘层上方，所述图案化表面指采用包括压印、光刻、刻蚀、激光加工的方法，在半导体有源层上表面的全部或部分区域制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间；一源电极，设置于所述具有图案化表面的半导体有源层表面；一漏电极，设置于所述具有图案化表面的半导体有源层表面，所述源极与漏极之间的间距为1纳米到9毫米之间；一层有源层保护层，设置于所述具有图案化表面的半导体有源层的上方，以使得所述具有图案化表面的半导体有源层不与空气直接接触。

【技术特征摘要】
1.一种高性能底栅型TFT器件结构，其特征在于：包括：
一作为整个器件衬底的基板；
一栅电极，设置于所述的基板的上方；
一栅电极绝缘层，设置于所述的栅电极上方；
一具有图案化表面的半导体有源层，设置于所述栅电极绝缘层上方，所述图案化表面指采用包括压印、光刻、刻蚀、激光加工的方法，在半导体有源层上表面的全部或部分区域制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间；
一源电极，设置于所述具有图案化表面的半导体有源层表面；
一漏电极，设置于所述具有图案化表面的半导体有源层表面，所述源极与漏极之间的间距为1纳米到9毫米之间；
一层有源层保护层，设置于所述具有图案化表面的半导体有源层的上方，以使得所述具有图案化表面的半导体有源层不与空气直接接触。
2.根据权利要求1所述的一种高性能底栅型TFT器件结构，其特征在于：还可直接采用基板本身作为栅电极。
3.根据权利要求1所述的一种高性能底栅型TFT器件结构，其特征在于：所述各向同性形状的图案包括圆柱点阵、方柱点阵、微孔阵列图案；所述各向异性形状的图案为条状图案，且条状图案的长轴方向与沟道方向的夹角范围为0~90度。
4.根据权利要求1所述的一种高性能底栅型TFT器件结构，其特征在于：所述半导体有源层上表面的图案密度能够根据需要进行调整。
5.根据权利要求1所述的一种高性能底栅型TFT器件结构，其特征在于：所述源电极、源电极与所述半导体有源层上表面形成起伏图案是互补的。
6.根据权利要求1所述的一种高性能底栅型TFT器件结构，其特征在于：所述半导体有源层材料为无机氧化物半导体、有机半导体、有源层、碳纳米管、二硫化钼、多晶硅、非晶硅中的一种或多种的混合物。
7.一种基于权利要求1所述高性能底栅型TFT器件结构的制备方法，其特征在于：包括如下步骤，
步骤S1：基板清洗：选取一块所需尺寸的玻璃基板进行划片，并进行基板清洗；
步骤S2：栅电极制备：取步骤S1清洗后的基板，在其中一面采用包括磁控溅射、旋涂工艺、曝光-显影、刻蚀的方法形成栅电极；
步骤S3：栅电极绝缘层的制备：采用等离子体增强化学气相沉积方法在栅电极上面沉积一层绝缘薄膜，形成栅电极绝缘层；
步骤S4：具有图案化表面的半导体有源层的制作：在栅电极绝缘层上面镀一层半导体有源层，在半导体有源层的上表面全部或部分区域采用包括压印、光刻、刻蚀、激光加工的方法，制作各向同性或各向异性形状的图案，使得半导体有源层上表面形成起伏图案，起伏图案周期在10纳米到90微米之间，起伏高度在1纳米到9微米之间；
步骤S5：源电极与漏电极的制作：采用光刻的方法在所述具有图案化表面的半导体有源层上形成源电极与漏电极的图案，采用磁控溅射方法形成源电极与漏电极；
步骤S6：有源层保护层的制作：采用等离子体增强化学气相沉积方法在所述具有图案化表面的半导体有源层的上面沉积一层绝缘薄膜作为有源层保护层，以使得所述具有图案化表面的半导体有源层不与空气直接接触。
8.根据权利要求7所述的一种高性能底栅型TFT器件结构的制备方法，其特征在于：所述步骤S4的具有图案化表面的半导体有源层的制作过程，具体如下：
步骤S411：采用磁控溅射方法在栅极绝缘层上镀一层30纳米的IGZO薄膜作为半导体有源层；
步骤S412：对IGZO薄膜进行光刻、刻蚀：
在IGZO薄膜上均匀涂覆一层光刻胶，设定甩胶机先在300           ...

【专利技术属性】
技术研发人员：周雄图，彭玉颜，郭太良，张永爱，林志贤，叶芸，胡海龙，李福山，杨尊先，
申请(专利权)人：福州大学，
类型：发明
国别省市：福建;35