用于锗硅填充材料的成形腔制造技术

本发明专利技术提供一种用于锗硅填充材料的成形腔，涉及半导体工艺与器件。更具体地，本发明专利技术的实施例提供一种半导体器件，该半导体器件包括修正的钻石形腔，该钻石形腔填充有硅和锗材料。还提供了其他实施例。

【技术实现步骤摘要】

本专利技术涉及半导体工艺与器件。
技术介绍
自从早年德州仪器的Jack Kilby博士专利技术了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多专利技术和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。而且，迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。半导体技术的近期发展之一已经是硅锗(SiGe)在半导体制造中的利用。例如，SiGe可被用于制造具有可调带隙的互补金属-氧化物-半导体(CMOS)。尽管存在关于基于SiGe的工艺的常规技术，很遗憾这些技术出于以下提出的原因都是不足的。因此，需要改善的方法和系统。
技术实现思路
根据一实施例，本专利技术提供了一种半导体器件，包括：衬底，包括硅材料；腔区域，位于所述衬底内，所述腔区域包括顶部部分和底部部分，所述顶部部分包括以相对于垂直方向呈大约54.74度角为特征的第一侧壁，所述底部部分包括基本上垂直的侧壁；以及填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。r>根据另一实施例，本专利技术提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底，所述衬底基本上包括硅材料；限定第一开口；使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；使用第三刻蚀剂，执行第三刻蚀工艺来将所述第二开口延伸具有底部部分，所述底部部分包括基本上垂直的侧壁；以及用硅和锗材料填充所述第二开口。根据又一实施例，本专利技术提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底，所述衬底基本上包括硅材料；形成覆盖所述衬底的多个侧墙，所述多个侧墙包括第一侧墙和第二侧墙；通过在所述第一侧墙和所述第二侧墙之间执行刻蚀，形成第一开口；使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基本上垂直的侧壁和基本上平坦的底部表面；使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成角度的侧壁和凸起的底部区域；使用第三刻蚀剂，执行第三刻蚀工艺来将所述第二开口延伸具有底部部分，所述底部部分包括基本上垂直的侧壁；移除所述多个侧墙；以及用硅和锗材料填充成形腔。附图说明图1是图解SiGe材料的常规U形腔的简化示图。图2是根据本专利技术的实施例图解腔结构的简化示图。图3是根据本专利技术的实施例图解填充了SiGe材料的腔结构的简化示图。图4A-E是根据本专利技术的实施例图解用于制造腔结构的工艺的简化示图。具体实施方式本专利技术涉及半导体工艺与器件。更具体地，本专利技术的实施例提供一种半导体器件，该半导体器件包括修正的钻石形腔，该形状的腔填充有硅和锗材料。还提供了其他实施例。给出以下描述以使得本领域技术人员能够实施和使用本专利技术并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本专利技术并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。在以下详细描述中，阐述了许多特定细节以提供对本专利技术的更透彻理解。然而，对于本领域技术人员显而易见的是，本专利技术的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本专利技术。请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。而且，权利要求中未明确表示用于执行特定功能的装置摂、或用于执行特定功能的步骤摂的任意组件皆不应被理解为如35USC第112章节第6段中所规定的装置摂或步骤摂条款。特别地，在此处的权利要求中使用“....的步骤”或“....的动作”并不表示涉及35USC§112第6段的规定。注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。如上所提及的，随着半导体工艺成比例地缩小，存在许多挑战。缩减IC规模提供许多优点，包括功耗降低和计算速度提升，因为电子从一个到另一个 IC组件移动更短的距离。例如，对于CMOS器件，随着各种关键尺寸(例如，栅极氧化物的大小)的大小的减小，载流子迁移率迅速下降，这不利地影响到器件性能。当用在各种应用中时，SiGe技术可通过改善载流子迁移率来改善器件性能。对于某些类型的器件及其制造工艺，SiGe技术能明显改善器件性能。例如，IntelTM研发了当使用90nm工艺时使用SiGe，以改善逻辑单元的性能。随着制造工艺移到45nm、32nm和22nm，锗含量的量提升。在早期SiGe器件中，锗占到器件的不到15％。随着器件大小的减小，锗的量提升到40％甚至更高。例如，在CMOS器件中，SiGe材料嵌入在源极区域和漏极区域中。以往，为了提升SiGe材料的嵌入量，已经提出了U形和∑形腔(或者有时被称为凹槽)以用于嵌入SiGe材料。作为示例，SiGe技术是指利用SiGe材料来改善器件性能的半导体器件和工艺。例如，SiGe可被用在异质结双极晶体管(HBT)中，HBT提供了相比于用于实现通信电路的常规硅双极和硅CMOS的优势。在其他特征中，SiGe材料在这些器件中的使用改善了器件性能。然而，SiGe器件和工艺具有其挑战。特别地，在Si上生长晶格匹配的SiGe合金存在困难。在Si-STI界面上均匀生长SiGe是所期望的，因为其提升了CMOS器件的性能。例如，用于制造CMOS和其他类型器件的SiGe工艺可包括逻辑门图案化的各种滞留，诸如45/40nm、32/28nm、以及<22nm，并且维持逻辑门图案和几何形态非常重要。图1是图解SiGe材料的常规U形腔的简化示图。半导体衬底100包括用于容纳填充材料105的U形腔。例如，衬底100包括基本上单种硅材料。填充材料105包括硅锗材料。如上文解释的，将锗材料添加到硅材料，改善了载本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括硅材料；腔区域，位于所述衬底内，所述腔区域包括顶部部分和底部部分，所述顶部部分包括以相对于垂直方向呈大约54.74度角为特征的第一侧壁，所述底部部分包括基本上垂直的侧壁；以及填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。

【技术特征摘要】
1.一种半导体器件，包括：
衬底，包括硅材料；
腔区域，位于所述衬底内，所述腔区域包括顶部部分和底部部分，所述顶部
部分包括以相对于垂直方向呈大约54.74度角为特征的第一侧壁，所述底部部分包
括基本上垂直的侧壁；以及
填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。
2.如权利要求1所述的器件，其特征在于，所述填充材料以渐变的浓度梯度
为特征。
3.如权利要求1所述的器件，其特征在于，所述器件还包括栅极，所述半导
体器件是CMOS器件。
4.如权利要求1所述的器件，其特征在于，所述器件还包括与填充的所述腔
区域至少部分地重叠的漏极区域。
5.如权利要求1所述的器件，其特征在于，所述器件还包括与填充的所述腔
区域至少部分地重叠的源极区域。
6.一种用于制造半导体器件的方法，所述方法包括：
提供衬底，所述衬底基本上包括硅材料；
限定第一开口；
使用第一刻蚀剂，执行第一刻蚀工艺来形成第一开口，所述第一开口包括基
本上垂直的侧壁和基本上平坦的底部表面；
使用第二刻蚀剂，执行第二刻蚀工艺来形成第二开口，所述第二开口包括成
角度的侧壁和凸起的底部区域；
使用第三刻蚀剂，执行第三刻蚀工艺来将所述第二开口延伸具有底部部分，

\t所述底部部分包括基本上垂直的侧壁；以及
用硅和锗材料填充所述第二开口。
7.如权利要求6所述的方法，其特征在于，所述第二刻蚀工艺包括化学刻蚀
材料。
8.如权利要求6所述的方法，其特征在于，所述第二刻蚀剂包括TEMA和/
或NH4OH材料。
9.如权利要求6所述的方法，其特征在于，所述方法进一步包括形成多个侧
墙，用于限定所述第一开口。
10...

【专利技术属性】
技术研发人员：周海锋，谭俊，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31