一种多晶栅极制作方法和一种多晶栅极技术

本发明专利技术提供一种多晶栅极制作方法和一种多晶栅极，包括：在所述多晶栅极上制作一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。本发明专利技术在多晶栅极上设计了一个或者多个开孔，使得体区离子注入和驱入后产生的间隔减小甚至直接相连，这样就消除了器件表面耗尽区曲率过大影响源漏极之间耐压性的缺点，也同时解决了栅氧化层的易击穿问题。

【技术实现步骤摘要】

本专利技术涉及半导体芯片
，尤其涉及一种多晶栅极制作方法和一种多晶栅极。
技术介绍
在垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件的结构中，多晶栅极通常会设计成手指状，如图1所示，A?A’为沿手指方向的剖面，B?B’为垂直于手指方向的剖面。其中，为了确保栅极的电阻尽量低，多晶栅极需要保持一定的宽度尺寸，即沿A?A’方向的手指之间连接处需要保持一定的宽度，同时在多晶栅极下方一般还会进行P+注入来保证器件的击穿电压，此时的具体结构如图2所示。在沿A?A’方向的剖面结构中，I为N型衬底，2为N型外延层，3为P-体区，4为栅氧化层，5为多晶栅极，6为P+区，虚线处为耗尽区边界。在图2所示结构中，点划线范围内生长出来的氧化层质量往往比较差，这就造成了这个区域内的栅氧化层4容易被击穿。但是，如果不在多晶栅极下方注入P+区6，见图3，虽然解决了上述栅氧化层4容易被击穿的问题，但是当多晶栅极宽度较大时，例如达到2?3 μ m，会导致两个相邻的P-体区3之间距离过大，使器件源漏极加电压时靠近器件表面的耗尽区的曲率严重，从而在点划线处形成一个PN结易击穿的弱点，因此影响器件源漏极之间的耐压性，导致击穿电压偏低。
技术实现思路
(一)要解决的技术问题本专利技术提供一种多晶栅极制作方法和一种多晶栅极，以解决现有技术中VDMOS器件易被击穿的技术问题。(二)技术方案为解决上述技术问题，本专利技术提供一种多晶栅极制作方法:在所述多晶栅极上制作一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。进一步地，所述在所述多晶栅极上制作一个或多个开孔包括:在所述多晶栅极上沿开孔方向制作一个或多个开孔，所述开孔方向为器件因体区间距离过大导致耗尽区无法相连的方向。进一步地，所述多晶栅极沿开孔方向的宽度为大于2 μ m。进一步地，所述开孔之间的距离为6?8 μ m。进一步地，所述开孔的形状为方形、圆形、椭圆形、条形、多边形中的一个或多个。另一方面，本专利技术还提供一种多晶栅极:包括一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。进一步地，所述多晶栅极在开孔方向上包括一个或多个开孔，所述开孔方向为器件因体区间距离过大导致耗尽区无法相连的方向。进一步地，所述多晶栅极沿开孔方向的宽度为大于2 μ m。进一步地，所述开孔之间的距离为6?8 μ m。进一步地，所述开孔的形状为方形、圆形、椭圆形、条形、多边形中的一个或多个。(三)有益效果可见，在本专利技术提供的一种多晶栅极制作方法和一种多晶栅极中，在多晶栅极上设计了一个或者多个开孔，使得体区离子注入和驱入后产生的间隔减小甚至直接相连，这样就消除了器件表面耗尽区曲率过大影响源漏极之间耐压性的缺点，也同时解决了栅氧化层的易击穿问题。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中手指状多晶栅极的结构示意图；图2是现有技术中存在P+区时栅氧化层易击穿位置示意图；图3是现有技术中多晶栅极较宽时耗尽区边界示意图；图4是本专利技术实施例中体区和耗尽区边界示意图；图5是本专利技术实施例多晶栅极的结构示意图。【具体实施方式】为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例首先提供一种多晶栅极制作方法，包括:在所述多晶栅极上制作一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。可见，在本专利技术实施例提供的多晶栅极制作方法中，在多晶栅极上设计了一个或者多个开孔，使得体区离子注入和驱入后产生的间隔减小甚至直接相连，这样就消除了器件表面耗尽区曲率过大影响源漏极之间耐压性的缺点，也同时解决了栅氧化层的易击穿问题。优选地，在多晶栅极上制作一个或多个开孔可以包括:在多晶栅极上沿开孔方向制作一个或多个开孔，其中开孔方向为器件因体区间距离过大导致耗尽区无法相连的方向。本专利技术实施例主要是为了解决耗尽区边界曲率过大的技术问题，因此，在实际应用中，可以优选因体区间距过大使耗尽区无法相连，从而导致耗尽区边界弯曲严重的方向开孔，以确保在此开孔方向上P-体区之间间距减小甚至直接相连，解决上述技术问题，参见图4。优选地，多晶栅极沿开孔方向的宽度为大于2 μ m。本专利技术实施例中，P-体区之间距离过大是现有技术中技术问题所产生的根源，因此可以在多晶栅极宽度优选为2?3 μ m或以上的方向进行开孔操作。优选地，开孔之间的距离可以为6?8μπι，开孔间距控制在上述范围内可以有效保证P-体区之间的距离，从而避免耗尽区边界曲率过大。优选地，开孔的形状可以为方形、圆形、椭圆形、条形、多边形中的一个或多个。本专利技术实施例中，对于开孔的形状、位置均无过多限定，可以为圆形、方形、多边形等几何形状，也可以为条状沟槽，或蜂窝状等不规则形状。本专利技术实施例还提供一种多晶栅极，参见图5，包括一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。优选地，多晶栅极可以在开孔方向上包括一个或多个开孔，其中开孔方向为器件因体区间距离过大导致耗尽区无法相连的方向。优选地，多晶栅极沿开孔方向的宽度可以为大于2 μ m。优选地，开孔之间的距离可以为6?8 μ m。优选地，开孔的形状可以为方形、圆形、椭圆形、条形、多边形中的一个或多个。可见，本专利技术实施例具有如下有益效果:在本专利技术实施例提供的一种多晶栅极制作方法和一种多晶栅极中，在多晶栅极上设计了一个或者多个开孔，使得体区离子注入和驱入后产生的间隔减小甚至直接相连，这样就消除了器件表面耗尽区曲率过大影响源漏极之间耐压性的缺点，也同时解决了栅氧化层的易击穿问题。最后应说明的是:以上实施例仅用以说明本专利技术的技术方案，而非对其限制；尽管参照前述实施例对本专利技术进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本专利技术各实施例技术方案的精神和范围。【主权项】1.一种多晶栅极制作方法，其特征在于: 在所述多晶栅极上制作一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。2.根据权利要求1所述的多晶栅极制作方法，其特征在于，所述在所述多晶栅极上制作一个或多个开孔包括: 在所述多晶栅极上沿开孔方向制作一个或多个开孔，所述开孔方向为器件因体区间距离过大导致耗尽区无法相连的方向。3.根据权利要求2所述的多晶栅极制作方法，其特征在于: 所述多晶栅极沿开孔方向的宽度为大于2 μ m。4.根据权利要求1所述的多晶栅极制作方法，其特征在于: 所述开孔之间的距离为6?8 μ m。5.根据权利要求1至4中任一项所述的多晶栅极制作方法，其特征在于: 所述开孔的形状为方本文档来自技高网...

【技术保护点】
一种多晶栅极制作方法，其特征在于：在所述多晶栅极上制作一个或多个开孔，所述开孔的深度至所述多晶栅极和栅氧化层之间的界面。

【技术特征摘要】

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11